【技术实现步骤摘要】
【国外来华专利技术】用于计算平台初始化的技术
技术介绍
当计算平台初始化或启动时，其可能经历过程中的初始系列。过程中的初始系列可被称为引导序列。典型地，在引导序列期间，计算平台可激活必要的硬件和软件组件，以使计算平台能够执行输入/输出功能。例如，引导序列可得出操作系统何时已被加载并且准备好用于用户模式的结论。引导序列花费的时间量基于计算平台所要求的各种硬件和软件组件而有所变化。附图说明图1图示出第一操作环境的实施例。图2图示出第二操作环境的实施例。图3图示出第三操作环境的实施例。图4图示出将平台初始化的部分从主机处理器卸载到FPGA的第一逻辑流程的实施例。图5图示出在主机处理器与FPGA之间分发计算资源(例如，驱动器)以供进行计算平台初始化的第二逻辑流程的实施例。图6图示出执行用于计算平台初始化的引导指令集合的第三逻辑流程的实施例。图7示出存储介质的实施例。图8图示出计算架构的实施例。图9图示出通信架构的实施例。具体实施方式各实施例总体上涉及用于计算平台初始化的技...
【技术保护点】
1.一种用于计算平台初始化的装置，所述装置包括：/n存储器；以及/n逻辑，所述逻辑的至少部分被实现在耦合至所述存储器的电路中，所述逻辑用于：/n发起引导序列，所述引导序列初始化平台用于执行输入/输出(I/O)操作，所述平台包括主机处理器和现场可编程门阵列(FPGA)；/n作为所述引导序列的部分，利用所述主机处理器执行第一引导指令集合，所述第一引导指令集合初始化第一依赖可引导组件(DBC)集合中的每个DBC；以及/n作为所述引导序列的部分，利用所述FPGA执行第二引导指令集合，所述第二引导指令集合初始化第二DBC集合中的每个DBC。/n
【技术特征摘要】
【国外来华专利技术】1.一种用于计算平台初始化的装置，所述装置包括：
存储器；以及
逻辑，所述逻辑的至少部分被实现在耦合至所述存储器的电路中，所述逻辑用于：
发起引导序列，所述引导序列初始化平台用于执行输入/输出(I/O)操作，所述平台包括主机处理器和现场可编程门阵列(FPGA)；
作为所述引导序列的部分，利用所述主机处理器执行第一引导指令集合，所述第一引导指令集合初始化第一依赖可引导组件(DBC)集合中的每个DBC；以及
作为所述引导序列的部分，利用所述FPGA执行第二引导指令集合，所述第二引导指令集合初始化第二DBC集合中的每个DBC。
2.如权利要求1所述的装置，其中，对所述第一DBC集合中的DBC的初始化依赖于对所述第二DBC集合中的另一DBC的初始化。
3.如权利要求1所述的装置，其中，所述第一DBC集合包括操作系统，并且所述第二DBC集合包括固件接口。
4.如权利要求1所述的装置，其中，所述平台通过由所述主机处理器执行的操作系统来执行I/O操作。
5.如权利要求1所述的装置，其中，所述第一DBC集合进一步包括功率管理控制器，并且所述第二DBC集合进一步包括总线控制器。
6.如权利要求1所述的装置，其中，所述第一DBC集合中的DBC包括库，其中，对DBC的初始化包括从所述存储器加载所述库。
7.如权利要求6所述的装置，其中，所述第二DBC集合中的DBC包括存储器控制器，其中，对所述第二DBC集合中的DBC的初始化在对所述第一DBC集合中的DBC的初始化之前发生。
8.如权利要求1所述的装置，其中，所述第一DBC集合中的DBC包括设备树，其中，对DBC的初始化包括构建所述设备树。
9.如权利要求1所述的装置，其中，所述第二DBC集合中的DBC包括总线设计，其中，对DBC的初始化包括加载所述总线设计。
10.如权利要求1所述的装置，其中，所述第二DBC集合中的DBC包括网络设计，其中，对第二DBC的初始化包括加载所述网络设计。
11.如权利要求1所述的装置，其中，所述第一DBC集合中的DBC包括所述主机处理器的核。
12.如权利要求1所述的装置，其中，所述第二DBC集合中的DBC包括所述FPGA的软处理器。
13.如权利要求1所述的装置，其中，所述第二引导指令集合位于FPGA存储器中。
14.如权利要求1所述的装置，其中，所述FPGA向所述主机处理器指示对所述第二DBC集合中的DBC的成功初始化。
15.如权利要求1所述的装置，其中，所述逻辑进一步用于：在所述引导序列完成之后，将所述FPGA重新配置成用于执行运行时操作。
16.一种用于计算平台初始化的系统，所述系统包括：
平台，所述平台包括依赖引导组件(DBC)集合；
主机处理器，作为初始化所述平台用于执行输入/输出(I/O)操作的引导序...
【专利技术属性】
技术研发人员：马翔，T·L·卢，Y·W·霍，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。