一种SMT32系统主板PCB Layout布局布线的方法技术方案

本发明专利技术公开了一种系统主板以模数混合地进行快速布局布线的一种方法，该方法可以有效地对模拟/数字地进行分割，对一些特殊的信号线进行处理、快速拉线，具体包括以下步骤：一、利用Altium Designer软件绘制好原理图并添加封装后将封装导入PCB并进行层叠设计，二、在3D模式下进行模块化布局，三、通过SI/9000软件进行阻抗计算获得最小线宽线距，四、进行PCB走线并对PCB进行设计规则检查，五、打印出PCB 3D模式下的组装图纸供组装使用，六、进行检测扫描核准，七、进行测试。本发明专利技术利用Altium Designer 3D状态下进行合理的快速布局布线，对各元器件摆放位置以及间隔进行规划，然后利用SI/9000进行阻抗匹配，计算出最小阻抗，以降低误差，最后进行调压测试保证PCB板布局以及布线最优化。

A method of PCB layout and wiring for smt32 system main board

【技术实现步骤摘要】
一种SMT32系统主板PCBLayout布局布线的方法
本专利技术涉及电子行业pcb电路板绘制，具体涉及一种SMT32系统主板PCBLayout布局布线的方法，其中STM32是一种基于RAM核的高性能、低成本、低功耗的嵌入式芯片，PCBLayout为线路板。
技术介绍
印制电路板，又称印刷电路板、印刷线路板，简称印制板，英文简称PCB(printedcircuitboard)或PWB(printedwiringboard)，以绝缘板为基材，切成一定尺寸，其上至少附有一个导电图形，并布有孔(如元件孔、紧固孔、金属化孔等)，用来代替以往装置电子元器件的底盘，并实现电子元器件之间的相互连接。由于这种板是采用电子印刷术制作的，故被称为“印刷”电路板。习惯称“印制线路板”为“印制电路”是不确切的，因为在印制板上并没有“印制元件”而仅有布线。随着电子行业的飞快发展元器件体积越开越小，元件摆放紧凑，PCB设计变得更加复杂，线路越加密集，对信号质量完整性要求越来越严格，PCB设计就显得更加重要，在PCB布局、布线设计时，为了保证信号的质量最优，所以元器件摆放位置、走线宽度、等都需要进行计算，如在进行电源模块布局时，电源芯片要靠近通风口摆放，芯片滤波电容要靠近电源芯片输入输出脚摆放，若有一大一小电容时，优先大电容摆放；在进行差分信号走线时，差分信号就必须进行等长、等宽、紧密、在同一走线层面上进行走线，因为差分信号与传统传输信号不同，区别在于差分信号两条走线都是信号线，且信号振幅相同，相位相反；在进行等长走线过程中，如对一些芯片的数据线、地址线、控制线、信号线进行等长处理，减少信号相对延时，让信号传输速度一致。
技术实现思路
本专利技术主要解决的技术问题是：提供一种SMT32系统主板PCBLayout布局布线的方法，提供给LAYOUT布局布线所需要的思路，避免盲目拉线，生产pcb电路板质量较差，造成浪费和安全隐患。为解决上述技术问题，本专利技术采用的一个技术方案是：一种SMT32系统主板PCBLayout布局布线的方法，该方法可以有效地对模拟/数字地进行分割，对一些特殊的信号线进行处理、快速拉线，具体包括以下步骤：一、利用AltiumDesigner软件绘制好原理图并添加封装后将封装导入PCB中，二、在3D模式下进行模块化布局，三、通过SI/9000软件进行阻抗计算获得最小线宽线距，四、进行PCB走线并对PCB进行设计规则检查，五、打印出PCB3D模式下的组装图纸供组装使用，六、进行检测扫描核准，七、进行测试。本专利技术利用AltiumDesigner3D状态下进行合理的快速布局布线，对各元器件摆放位置以及间隔进行规划，然后利用SI/9000进行阻抗匹配，计算出最小阻抗，以降低误差，最后进行测试保证PCB板布局以及布线最优化。本专利技术的技术效果和优点1.本专利技术利用AltiumDesigner软件在3D模式下对PCB电路板各个元器件进行布局规划，再利用SI/9000软件进行阻抗匹配计算，计算出最小阻抗走线线宽，从而得到PCB电路板布局布线的最优方法，在导出3D模式下的PCB图供组装使用，最后进行测试，保证布局布线效果最优，避免后期出现问题而造成不必要的浪费；2.多层电路板在进行布局分布时，优先考虑到DC/DC电源模块选取布局位置为靠近板边缘，靠近主控芯片位置，同时在电源芯片下方加入散热片进行散热，延长芯片使用寿命，其中DC/DC为直流转直流电源芯片；3.多层电路板在进行布线时，将一些时钟信号、高频信号、差分信号为同一层布线层且差分信号时钟信号线做等长处理，走线间隔尽量满足3W倍，并且走线回路面积最小，环面积越小，对外电磁干扰能力越弱，抗电磁干扰能力越强，信号线的质量越好；4.多层电路板在进行平面分割时，保证了模拟信号与数字信号的完整性，地平面型号的连续性与完整性，降低了二者之间互相干扰，使性号质量效果达到最优。附图说明图1为系统主板LAYOUT3D模式下示意图；图2为系统主板元器件布局示意图；图3为系统主板走线方式示意图；图4为系统主板模拟信号走线示意图；图5为系统主板模/数信号分割平面示意图。具体实施方式根据说明书附图，结合具体实施方式对本专利技术进一步说明：一种SMT32系统主板PCBLayout布局布线的方法，所述方法实现步骤如下：步骤1：检查原理图，首先，利用AltiumDesigner软件绘制好原理图并添加封装后对原理图进行正确性检查，检查无误后将封装导入PCB中，开始进行层叠设计，层叠设计规划如下：步骤2：在3D模式下进行模块化布局，把握每个元器件之间的间隔摆放位置；首先放置好固定元器件以及较大的元器件，然后将放置好的元器件进行固定，在进行模块化布局，不干扰各个通信网口之间的基础上将原件排列在pcb板上，各个模块之间承高低起伏状，模块化元器件紧靠一起，优先DC/DC模块，供电电源芯片尽量与输入端口或主控芯片靠近，并且位置需靠近安装风扇位置，模拟芯片与数字芯片分开摆放，保证信号质量的完整性，通信网口放置在pcb板边缘，在3D模式下调至安全间隔并固定好器件；具体分为以下：1)首先将DC/DC模块勾画好位置放置在PCB板上，且选取位置靠近板边缘，靠近主控芯片位置，同时加入散热片进行散热；2)大型固定器件优先进行放置，通信网口放置在pcb板边缘，在3D模式下调至安全间隔并固定好器件；3)根据原理图将小型器件进行模块化布局，在不干扰各个通信网口之间的基础上将原件排列在pcb板上，各个模块之间承高低起伏状，模块化元器件紧靠一起，电源芯片下放禁止放置敏感元器件，且不能够走敏感信号线，若需要，可加内垫层用做屏蔽，并且在电源开关输出端装加滤波电容进行处理；4)将模拟部分与数字部分信号分开摆放，便于进行地平面分割，保证信号的完整性，地平面信号的连续性与完整性，增强信号质量。步骤3：通过设置快捷方式进行快速布线以及利用SI9000进行单端/双端阻抗匹配，以让走线宽度达到最优并同时走线间距尽量满足3W倍规则；步骤4：进行PCB走线并对PCB进行设计规则检查；具体分为以下：1)将一些关键信号进行规则设置：电源信号、模拟/数字信号、高速信号、时钟信号、差分信号；2)时钟信号、高频信号、差分信号为同一层布线层且差分信号时钟信号线做等长处理，走线间隔尽量满足3W倍，并且走线回路面积最小，环面积越小，对外电磁干扰能力越弱，抗电磁干扰能力越强，信号线的质量越好，最小面积计算公式为：S＝L*(W+M)，其中S为信号回路最小面积，L为信号线总长度，W为线宽，M为线距；3)走线平面走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，减少层间串扰，信号线速率较高时，应考虑用地平面隔离布线层，或者用地信号线来隔离各信号线；4)小的分立器件走线满足对称要求，密间距的SMT焊盘引线应该从焊盘外部连接，不允许在焊盘中间直接连接，其中SMT为表面本文档来自技高网...

【技术保护点】
1.一种SMT32系统主板PCB Layout布局布线的方法，其特征在于：包括以下步骤：/n步骤1：检查原理图，首先，利用Altium Designer软件绘制好原理图并添加封装后对原理图进行正确性检查，检查无误后将封装导入PCB中，开始进行层叠设计，层叠设计规划如下：/n

【技术特征摘要】
1.一种SMT32系统主板PCBLayout布局布线的方法，其特征在于：包括以下步骤：
步骤1：检查原理图，首先，利用AltiumDesigner软件绘制好原理图并添加封装后对原理图进行正确性检查，检查无误后将封装导入PCB中，开始进行层叠设计，层叠设计规划如下：



步骤2：在3D模式下进行模块化布局，把握每个元器件之间的间隔摆放位置；首先放置好固定元器件以及较大的元器件，然后将放置好的元器件进行固定，在进行模块化布局，不干扰各个通信网口之间的基础上将原件排列在pcb板上，各个模块之间承高低起伏状，模块化元器件紧靠一起，优先DC/DC模块，供电电源芯片尽量与输入端口或主控芯片靠近，并且位置需靠近安装风扇位置，模拟芯片与数字芯片分开摆放，保证信号质量的完整性，通信网口放置在pcb板边缘，在3D模式下调至安全间隔并固定好器件；
具体分为以下：
1)首先将DC/DC模块勾画好位置放置在PCB板上，且选取位置靠近板边缘，靠近主控芯片位置，同时加入散热片进行散热；
2)大型固定器件优先进行放置，通信网口放置在pcb板边缘，在3D模式下调至安全间隔并固定好器件；
3)根据原理图将小型器件进行模块化布局，在不干扰各个通信网口之间的基础上将原件排列在pcb板上，各个模块之间承高低起伏状，模块化元器件紧靠一起，电源芯片下放禁止放置敏感元器件，且不能够走敏感信号线，若需要，可加内垫层用做屏蔽，并且在电源开关输出端装加滤波电容进行处理；
4)将模拟部分与数字部分信号分开摆放，便于进行地平面分割，保证信号的完整性，地平面信号的连续性与完整性，增强信号质量；
步骤3：通过设置快捷方式进行快速布线以及利用SI9000进行单端/双端阻抗匹配，以让走线宽度达到最优并同时走线间距尽量满足3W倍规则；
步骤4：进行PCB走线并对PCB进行设计规则检查；
具体分为以下：
1)将一些关键信号进行规则设置：电源信号、模拟/数字信号、高速信号、时钟信号、差分信号；
2)时钟信号、高频信号、差分信号为同一层布线层且差分信号时钟信号线做等长处理，走线间隔尽量满足3W倍，并且走线回路面积最小，环面积越小，对外电磁干扰能力越弱，抗电磁干扰能力越强，信号线的质量越好，最小面积计算公式为：S＝L*(W+M)，其中S为信号回路最小面积，L为信号线总长度，W为线宽，M为线距；
3)走线平面走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，减少层间串扰，信号线速率较高时，应考虑用地平面隔离布线层，或者用地信号线来隔离各信号线；
4)小的分立...

【专利技术属性】
技术研发人员：钟健，纪慧鑫，
申请(专利权)人：昆山航宇华电电子科技有限公司，
类型：发明
国别省市：江苏;32