【技术实现步骤摘要】
一种基于多块DDS同步的去斜处理方法
本专利技术涉及雷达高度计
，具体涉及一种基于多块DDS同步的去斜处理方法。
技术介绍
作为一种高分辨率雷达，合成孔径雷达的二维成像需要很高的距离分辨率，这意味着发射信号要有很大的带宽。信号带宽增大对雷达系统接收端的采集能力提出更高的要求，为降低系统硬件压力，可以通过去斜处理的方法，降低回波信号带宽，从而减小数据采集难度。同时，还可以根据目标距离预设发射信号与参考信号之间的时延，降低去斜处理后的差频频点，进一步减小系统硬件压力。上述处理方法对发射信号与参考信号的一致性要求高，如果两个信号同步性差，则会引入测距误差，影响系统指标。
技术实现思路
本专利技术的目的是提供一种基于多块DDS同步的去斜处理方法。此方法旨在解决传统的雷达高度计去斜处理中器件同步性差导致时延偏差的问题，通过多块DDS芯片同步结合FPGA精准控制输出信号间时延，降低差频频点与信号带宽，减小系统硬件压力，实现测距结果更精准的效果。为达到上述目的，本专利技术提供了一种基于多块DDS同...
【技术保护点】
1.一种基于多块DDS同步的去斜处理方法，其特征在于，包括以下步骤：/n步骤1：通过硬件电路设计为所有DDS提供完全一致的参考时钟信号REF_CLK；/n步骤2：通过一块FPGA向所有DDS提供完全一致的同步基准信号IO_UPDATE；/n步骤3：需选择一块DDS作为主机，其余DDS作从机；通过主机DDS输出SYNC_OUT信号作为所有DDS的同步基准信号，送入所有DDS的SYNC_IN输入端；/n步骤4：通过FPGA对DDS进行同步配置；根据所有DDS的SYNC_CLK输出端信号是否对完全对齐判断所有DDS是否同步；若未对齐，重新配置；若对齐，完成同步；/n步骤5：同步完...
【技术特征摘要】
1.一种基于多块DDS同步的去斜处理方法，其特征在于，包括以下步骤：
步骤1：通过硬件电路设计为所有DDS提供完全一致的参考时钟信号REF_CLK；
步骤2：通过一块FPGA向所有DDS提供完全一致的同步基准信号IO_UPDATE；
步骤3：需选择一块DDS作为主机，其余DDS作从机；通过主机DDS输出SYNC_OUT信号作为所有DDS的同步基准信号，送入所有DDS的SYNC_IN输入端；
步骤4：通过FPGA对DDS进行同步配置；根据所有DDS的SYNC_CLK输出端信号是否对完全对齐判断所有DDS是否同步；若未对齐，重新配置；若对齐，完成同步；
步骤5：同步完成后，根据实际需求配置DDS芯片工作参数，配置完成后，需取一路DDS作为参考信号源，并将其AOUT输出端信号作为参考信号送入接收前端；将其余通道DDS的AOUT输出端信号传输至发射前端，作为发射信号进行发射；
步骤6：通过对所述发射信号与所述参考信号进行时延精控，完成去斜处理。
2.如权利要求1所述的基于多块DDS同步的去斜处理方法，其特征在于，所述参考时钟信号REF_CLK通过低噪声宽频带频率合成器生成，并通过时钟缓冲器分成若干路，分配给每一块DDS芯片。
3.如权利要求1所述的基于多块DDS同步的去斜处理方法，其特征在于，所述同步基准信号SYNC_OUT需要通过时钟缓冲器分成若干路，并分配给每一块DDS芯片的SYNC_IN输入端。
4.如权利要求1所述的基于多块DDS同步的去斜处理方法，其特征在于，所述寄存器更新信号IO_UPDATE由一块FPGA信号提供。
5.如权利要求1所述的基于多块DDS同步的去斜处理方法，其特征在于，所述每一路参考时钟信号REF_CLK传输至每一块DDS芯片前需要对参考时钟信号REF_CLK线进行等长处理，使所述每一路参考时钟信号REF_CLK保持完全一致；
所述每一路同步输出SYNC_OUT信号传输至每一块DDS芯片前需要对同步输出SYNC_OUT信号线进行等长处理，使所述每一路同步基准SYNC_OUT信号保持完全一致；...
【专利技术属性】
技术研发人员：苏皎阳，张凤萍，刘亚奇，付朝伟，王海涛，
申请(专利权)人：上海无线电设备研究所，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。