一种极化码译码方法及装置、多级译码器、存储介质制造方法及图纸

本发明专利技术实施例提供的极化码译码方法及装置、多级译码器、存储介质，将所接收到的比特序列输入至各级译码器的路径数从前级往后级依次递增的多级译码器，而从多级译码器的第一级译码器开始进行译码，对所确定的各候选路径所对应的候选码字进行FPC校验，在存在校验成功的候选码字时，选择PM值最小的候选路径所对应的候选码字作为译码结果，在不存在校验成功的候选码字时，将比特序列继续输入至当前译码器下一级的译码器进行译码。采用多级译码器进行译码，使得大部分译码在译码路径数较小的前级译码器即成功译码，可降低译码时延；将候选码字中的部分冻结比特配置为FPC比特，而对候选码字进行FPC校验，可保证系统的FAR性能。

A decoding method and device of polarization code, multilevel decoder and storage medium

【技术实现步骤摘要】
一种极化码译码方法及装置、多级译码器、存储介质
本专利技术实施例涉及但不限于通信领域，具体而言，涉及但不限于一种极化码译码方法及装置、多级译码器、存储介质。
技术介绍
极化码(PolarCodes)由E.Arikan于2009年基于信道极化现象所提出的，它是一种基于信道极化数字信号处理技术的信道编码方案。信道极化将二进制无记忆信道，通过信道分割、信道合并操作引入相关性，从而得到一组新的具有相互依赖关系的二进制极化信道。当参与信道极化的信道数足够多时，所得到的极化信道(比特信道)的信道容量会出现极化现象，即一部分信道的容量将会趋于1，其余的则趋于0。利用这种极化现象，可将自由比特承载在信道容量高的比特信道，而在信道容量低的比特信道上承载固定比特，从而提升传输可靠性。目前极化码的译码都是基于串行抵消列表(SCL，SuccessiveCancellationList)译码算法的方案，其译码过程中，需要同时进行多条路径的译码，虽然在一定程度上保证了译码性能，但是对于多条路径扩展的计算复杂度和排序复杂度大大提高，造成译码时延的严重增加，在对时延要求较高的通信场景中，使用受到限制。
技术实现思路
本专利技术实施例提供的极化码译码方法及装置、多级译码器、存储介质，至少能够解决相关技术中采用SCL译码算法来对极化码进行译码，而需要同时进行多条路径的译码，所导致的译码时延高的问题。本专利技术实施例提供了一种极化码译码方法，包括：将所接收到的比特序列输入至多级译码器，从所述多级译码器的第一级译码器开始进行译码；其中，所述多级译码器的级数为Q，所述Q取大于1的正整数，所述多级译码器中的各级译码器的路径数从前级往后级依次递增；在当前译码器中，确定符合条件的预设条数的候选路径；将最终所确定的各所述候选路径所对应的候选码字中，预设个数的冻结比特配置为冻结奇偶校验FPC校验比特，对所述候选码字进行FPC校验；在存在校验成功的候选码字时，从所述校验成功的候选码字中，选择路径度量PM值最小的所述候选路径所对应的候选码字作为译码结果；在不存在校验成功的候选码字时，将所述比特序列继续输入至当前译码器下一级的译码器进行译码。本专利技术实施例还提供了一种极化码译码装置，包括：输入模块，用于将所接收到的比特序列输入至多级译码器，从所述多级译码器的第一级译码器开始进行译码；其中，所述多级译码器的级数为Q，所述Q取大于1的正整数，所述多级译码器中的各级译码器的路径数从前级往后级依次递增；确定模块，用于在当前译码器中，确定符合条件的预设条数的候选路径；校验模块，用于将所确定的各所述候选路径所对应的候选码字中，预设个数的冻结比特配置为冻结奇偶校验FPC校验比特，对所述候选码字进行FPC校验；处理模块，用于在存在校验成功的候选码字时，从所述校验成功的候选码字中，选择路径度量PM值最小的所述候选路径所对应的候选码字作为译码结果；以及在不存在校验成功的候选码字时，将所述比特序列继续输入至当前译码器下一级的译码器进行译码。本专利技术实施例还提供了一种多级译码器，包括处理器、存储器和通信总线；所述通信总线用于实现所述处理器和存储器之间的连接通信；所述处理器用于执行所述存储器中存储的一个或者多个程序，以实现上述所述的任一极化码译码方法的步骤。本专利技术实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如上述所述的任一极化码译码方法的步骤。根据本专利技术实施例提供的极化码译码方法及装置、多级译码器、存储介质，将所接收到的比特序列输入至各级译码器的路径数从前级往后级依次递增的多级译码器，而从多级译码器的第一级译码器开始进行译码，将所确定的各候选路径所对应的候选码字中，预设个数的冻结比特配置为冻结奇偶校验(FPC，FrozenParityCheck)校验比特，而对候选码字进行FPC校验，在存在校验成功的候选码字时，从校验成功的候选码字中，选择路径度量(PM，PathMetric)值最小的候选路径所对应的候选码字作为译码结果，在不存在校验成功的候选码字时，将比特序列继续输入至当前译码器下一级的译码器进行译码。采用多级译码器进行译码，使得大部分译码在译码路径数较小的前级译码器成功译码，可显著降低译码时延；将候选码字中的部分冻结比特配置为FPC比特，而对候选码字进行FPC校验，可有效保证系统的错误告警率(FAR，FalseAlarmRatio)性能。本专利技术其他特征和相应的有益效果在说明书的后面部分进行阐述说明，且应当理解，至少部分有益效果从本专利技术说明书中的记载变的显而易见。附图说明图1为本专利技术实施例提供的相关技术中的SCL译码算法的码树示意图；图2为本专利技术实施例一的极化码译码方法的基本流程图；图3为本专利技术实施例一的分层排序方法的流程示意图；图4为本专利技术实施例二的极化码译码方法的细化流程图；图5为本专利技术实施例四提供的极化码译码装置的结构示意图；图6为本专利技术实施例五的多级译码器的结构示意图。具体实施方式极化码是基于信道极化现象提出的，信道极化分为信道组合与信道分离两个过程，当合并的信道数量趋于无穷大时，经过极化，一部分信道变得很好，趋向于无噪信道，用这些信道传输有用信息，另一部分信道变得很差，趋向于纯噪声信道，用这些信道传输收发方均已知的固定信息。在相关技术的SCL译码算法中，该算法最多允许保留L条候选路径，在译码过程中，每一个信息比特都会保留两条候选路径，在所保留的路径数未到达允许保留的数量时，路径数会不断加倍；而当路径数大于允许保留的数量时，则会进行路径修剪操作，只保留PM值最大的前L条路径，其余的路径则会被删除，从而使得所保留的路径数保持不超过数量阈值L，在译码结束时，就从所输出的L条PM值最大的路径中，选择其中PM值最大的一个路径作为译码结果进行输出。如图1所示为相关技术中所提供的SCL译码算法的码树示意图。为了使本专利技术的目的、技术方案及优点更加清楚明白，下面通过具体实施方式结合附图对本专利技术实施例作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。实施例一：为了解决相关技术中采用SCL译码算法来对极化码进行译码，而需要同时进行多条路径的译码，所导致的译码时延高的问题，本专利技术实施例提供一种极化码译码方法，本实施例提供的极化码译码方法应用于网元侧，请参见图2所示，包括：S201，将所接收到的比特序列输入至多级译码器，从多级译码器的第一级译码器开始进行译码；其中，多级译码器的级数为Q，Q取大于1的正整数，多级译码器中的各级译码器的路径数从前级往后级依次递增。在本实施例中，所采用的译码器为多级译码器，其中，随着译码器级数的递增，译码器的路径数也相应递增，也即设多级译码器的级数为Q，为大于1的正整数，每一级的译码器的路径数为Lq，本文档来自技高网...

【技术保护点】
1.一种极化码译码方法，包括：/n将所接收到的比特序列输入至多级译码器，从所述多级译码器的第一级译码器开始进行译码；其中，所述多级译码器的级数为Q，所述Q取大于1的正整数，所述多级译码器中的各级译码器的路径数从前级往后级依次递增；/n在当前译码器中，确定符合条件的预设条数的候选路径；/n将所确定的各所述候选路径所对应的候选码字中，预设个数的冻结比特配置为冻结奇偶校验FPC校验比特，对所述候选码字进行FPC校验；/n在存在校验成功的候选码字时，从所述校验成功的候选码字中，选择路径度量PM值最小的所述候选路径所对应的候选码字作为译码结果；/n在不存在校验成功的候选码字时，将所述比特序列继续输入至当前译码器下一级的译码器进行译码。/n

【技术特征摘要】
1.一种极化码译码方法，包括：
将所接收到的比特序列输入至多级译码器，从所述多级译码器的第一级译码器开始进行译码；其中，所述多级译码器的级数为Q，所述Q取大于1的正整数，所述多级译码器中的各级译码器的路径数从前级往后级依次递增；
在当前译码器中，确定符合条件的预设条数的候选路径；
将所确定的各所述候选路径所对应的候选码字中，预设个数的冻结比特配置为冻结奇偶校验FPC校验比特，对所述候选码字进行FPC校验；
在存在校验成功的候选码字时，从所述校验成功的候选码字中，选择路径度量PM值最小的所述候选路径所对应的候选码字作为译码结果；
在不存在校验成功的候选码字时，将所述比特序列继续输入至当前译码器下一级的译码器进行译码。


2.如权利要求1所述的极化码译码方法，其特征在于，所述确定符合条件的预设条数的候选路径包括：
对当前所有译码路径进行计算来得到各译码路径的PM值，并根据所得到的PM值对所述所有译码路径进行排序；
在所述比特序列中的所有比特译码结束时，根据排序结果将所述所有译码路径中符合条件的预设条数的译码路径确定为候选路径。


3.如权利要求2所述的极化码译码方法，其特征在于，所述根据所得到的PM值对所述所有译码路径进行排序包括：
将待排序的所有PM值按照每组2*Lq个元素进行均分；其中，Lq为所述当前译码器的路径数，所述Lq取大于等于1的正整数；
分别对各组PM值进行排序，并从各组中确定最小的Lq个PM值；
将从各组中所确定的所述最小的Lq个PM值进行迭代排序，以对所述所有译码路径进行排序；
所述根据排序结果将所述所有译码路径中符合条件的预设条数的译码路径确定为候选路径包括：
在迭代排序结束时，将从所有PM值中所确定的最小的Lq个PM值所对应的Lq条译码路径作为符合条件的候选路径。


4.如权利要求1所述的极化码译码方法，其特征在于，还包括：
对所确定的各所述候选路径所对应的候选码字进行循环冗余校验CRC校验；其中，所述候选码字的自由比特中配置有CRC校验比特；
所述在存在校验成功的候选码字时，从所述校验成功的候选码字中，选择PM值最小的所述候选路径所对应的候选码字作为译码结果包括：
在存在所述FPC校验以及CRC校验均校验成功的候选码字时，从所述校验成功的所述候选码字中，选择PM值最小的所述候选路径所对应的所述候选码字作为译码结果；
所述在不存在校验成功的候选码字时，将所述比特序列继续输入至当前译码器下一级的译码器进行译码包括：
在不存在所述FPC校验以及CRC校验均校验成功的候选码字时，将所述比特序列继续输入至...

【专利技术属性】
技术研发人员：魏浩，郜杰，李杰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44