一种超低功耗基准电路及其采样方法技术

本发明专利技术公开了一种超低功耗基准电路及其采样方法，超低功耗基准电路包括：带隙基准模块，用于根据第一时钟输入信号产生第一自启动电压、第二自启动电压、参考基准电压；第一自启动模块，用于根据第一时钟输入信号为带隙基准模块提供第一自启动电压；第二自启动模块，用于根据第一时钟输入信号为带隙基准模块提供第二自启动电压；采样保持模块，用于根据第二时钟输入信号、第三时钟输入信号对参考基准电压进行采样、保持处理得到输出信号。本发明专利技术提出的超低功耗基准电路，通过在带隙基准模块外围增加第一自启动模块、第二自启动模块、采样保持模块，使得带隙基准模块间歇性工作，大大降低了基准电路的功耗，同时保持了输出电压的良好稳定性。

An ultra-low power reference circuit and its sampling method

【技术实现步骤摘要】
一种超低功耗基准电路及其采样方法
本专利技术属于微电子
，具体涉及一种超低功耗基准电路及其采样方法。
技术介绍
在物联网和大多数无线通讯的应用中，相关接收电路或者发射电路等都是需要低功耗的，因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。低功耗基准电路作为模拟电路的重要部分，一般需要在一个较宽的温度范围内正常工作，因此不仅要求功耗低，还需要性能稳定，有较好的温度特性，同时也要求根据实际需求可对输出的基准电压幅度进行微调。为了得到低功耗基准，传统基于BJT管的带隙基准电路能够在μA级别下提供稳定的参考电压，现有技术为了实现nA级别的电压基准，大多采用让带隙基准电路中的MOS管在亚阈值区工作来产生电压基准。但是，上述基于MOS管的低功耗基准结构对工艺参数和温度敏感，应用环境受限制，而且电压基准鲁棒性极差、性能不稳定。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种超低功耗基准电路及其采样方法。本专利技术提供了一种超低功耗基准电路，包括带隙基准模块、第一自启动模块本文档来自技高网...

【技术保护点】
1.一种超低功耗基准电路，其特征在于，包括带隙基准模块、第一自启动模块、第二自启动模块和采样保持模块，其中，/n所述带隙基准模块，用于根据第一时钟输入信号产生第一自启动电压、第二自启动电压、参考基准电压；/n所述第一自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供所述第一自启动电压；/n所述第二自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供所述第二自启动电压；/n所述采样保持模块，连接所述带隙基准模块，用于根据第二时钟输入信号、第三时钟输入信号对所述参考基准电压进行采样、保持处理得到输出信号。/n

【技术特征摘要】
1.一种超低功耗基准电路，其特征在于，包括带隙基准模块、第一自启动模块、第二自启动模块和采样保持模块，其中，
所述带隙基准模块，用于根据第一时钟输入信号产生第一自启动电压、第二自启动电压、参考基准电压；
所述第一自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供所述第一自启动电压；
所述第二自启动模块，连接所述带隙基准模块，用于根据所述第一时钟输入信号为所述带隙基准模块提供所述第二自启动电压；
所述采样保持模块，连接所述带隙基准模块，用于根据第二时钟输入信号、第三时钟输入信号对所述参考基准电压进行采样、保持处理得到输出信号。


2.根据权利要求1所述的超低功耗基准电路，其特征在于，所述第一自启动模块包括反相器INV1、晶体管M1～晶体管M3和电容C1，其中，
所述反相器INV1的输入端、所述晶体管M3的栅极与第一时钟信号输入端连接，所述反相器INV1的输出端与所述晶体管M1的栅极、所述晶体管M2的栅极连接，所述晶体管M1的漏极与所述带隙基准模块的第一输出端连接，所述晶体管M1的源极与所述晶体管M2的漏极、所述晶体管M3的漏极连接，所述晶体管M2的源极、所述晶体管M3的源极与所述电容C1的一端连接，所述电容C1的另一端接地。


3.根据权利要求1所述的超低功耗基准电路，其特征在于，所述第二自启动模块包括反相器INV2、晶体管M4～晶体管M6和电容C2，其中，
所述反相器INV2的输入端、所述晶体管M6的栅极与第一时钟信号输入端连接，所述反相器INV2的输出端与所述晶体管M4的栅极、所述晶体管M5的栅极连接，所述晶体管M4的漏极与所述带隙基准模块的第二输出端连接，所述晶体管M4的源极与所述晶体管M5的漏极、所述晶体管M6的漏极连接，所述晶体管M5的源极、所述晶体管M6的源极与所述电容C2的一端连接，所述电容C2的另一端接地。


4.根据权利要求1所述的超低功耗基准电路，其特征在于，所述采样保持模块包括单位增益模块、第一开关模块、第二开关模块和第三开关模块，其中，
所述第一开关模块，连接所述带隙基准模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述参考基准电压进行第一次开关采样保持处理得到第一开关采样保持信号；
所述第二开关模块，连接所述第一开关模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第一开关采样保持信号进行第二次开关采样保持处理得到第二开关采样保持信号；
所述单位增益模块，连接所述第二开关模块、信号输出端，用于对所述第二开关采样保持信号进行保持处理；
所述第三开关模块，连接所述单位增益模块，用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第二开关采样保持信号进行第三次开关采样保持处理得到第三开关采样保持信号；
所述第二开关模块，还连接所述第三开关模块，还用于根据所述第二时钟输入信号、所述第三时钟输入信号对所述第三开关采样保持信号进行第四次开关采样保持处理得到输出信号。


5.根据权利要求2所述的超低功耗基准电路，其特征在于，所述第一开关模块包括反向器INV3、反相器INV4、晶体管M11～晶体管M16，其中，
所述反向器INV3的输入端与所述第二时钟信号输入端、所述晶体管M11的栅极、所述晶体管M13的栅极连接，所述反向器INV3的输出端与所述晶体管M12的栅极连接，所述反向器INV4的输入端与所述第三时钟信号输入端、所述晶体管M14的栅极、所述晶体管M16的栅极连接，所述反向器INV4的输出端与所述晶体管M15的栅极连接，所述晶体管M11的源极、所述晶体管M11的漏极、所述晶体管M12的源极、所述晶体管M14的源极、所述晶体管M14的漏极、所述晶体管M15的源极与所述带隙基准模块的第三输出端连接，所述晶体管M12的衬底、所述晶体管M15的衬底均接VDD，所述晶体管M12的漏极与所述晶体管M13的源极、所述晶体管M13的漏极、所述晶体管M16的源极、所述晶体管M16的漏极、所述晶体管M15的漏极与所述第二开关模块、所述第三开关模块连接。


6.根据权利要求5所述的超低功耗基准电路，其特征在于，所述第二开关模块包括反向器INV5、反相器INV6、晶体管M21～晶体管M26，其中，
所述反向器INV5的输入端与所述第二时钟信号输入端、所述晶体管M21的栅极、所述晶体管M23的栅极连接，所述反向器INV5的输出端与所...

【专利技术属性】
技术研发人员：刘帘曦，云梦晗，黄文斌，邢奕赫，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61