一种多个时钟的自适应系统技术方案

本发明专利技术公开了一种多个时钟的自适应系统，由多个实时时钟模块和主控制器构成，多个实时时钟模块和主控制器安装于同一个PCB硬件上，多个实时时钟模块，用于提供本地系统时间；主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中；主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间，解决设备中多个时钟模块从软件和硬件上不兼容的问题。

An adaptive system with multiple clocks

【技术实现步骤摘要】
一种多个时钟的自适应系统
本申请涉及芯片兼容及系统时间适应领域，具体涉及一种多个时钟的自适应系统。
技术介绍
公知的对于税控设备，由于需要提供可靠的本地时间，以便于完成离线业务确保业务时间准确记录。税控设备中，在硬件上一般仅支持特定型号的实时时钟芯片，同时由于不同的实时时钟芯片内部的寄存器地址和控制逻辑并不相同，所以软件上也无法兼容，针对不同的实时时钟芯片必须加载不同的业务软件。
技术实现思路
本申请提供一种多个时钟的自适应系统，解决设备中多个时钟模块从软件和硬件上不兼容的问题。本申请提供一种多个时钟的自适应系统，由多个实时时钟模块和主控制器构成，多个实时时钟模块和主控制器安装于同一个PCB硬件上，包括：多个实时时钟模块，用于提供本地系统时间；主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中；主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间。优选的，还包括：数据总线，用于连接主控制器与实时时钟模块。优选的，还包括：所述主控制器通过通讯总线与实时时钟模块进行通讯。优选的，还包括：多个实时时钟模块采用串行方式同时连接在通讯总线上。优选的，所述PCB硬件，兼容多个实时时钟模块包括的不同型号的时钟芯片。优选的，主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中，包括：主控制器上电时，对实时时钟模块进行扫描，根据实时模块的设备地址，对实时时钟模块的设备地址发起访问请求；若所述实时时钟模块的设备地址存在，则实时时钟模块返回正确的握手型号；主控制器，将各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中。优选的，在主控制器上电时，对实时时钟模块进行扫描，根据实时模块的设备地址，对实时时钟模块的设备地址发起访问请求的步骤之后，还包括：若所述实时时钟模块的设备地址不存在，则实时时钟模块返回握手失败信号；主控制器继续访问下一个实时时钟模块的设备地址。优选的，在主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间的步骤之后，还包括：主控制器将获取的本地系统时间返回至所述请求发送方。本申请提供一种多个时钟的自适应系统，由多个实时时钟模块和主控制器构成，多个实时时钟模块和主控制器安装于同一个PCB硬件上，多个实时时钟模块采用串行方式同时连接在通讯总线上，所述主控制器通过通讯总线与实时时钟模块进行通讯，主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中；主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间，解决设备中多个时钟模块从软件和硬件上不兼容的问题。附图说明图1是本申请提供的一种多个时钟的自适应系统的结构图；图2是本申请涉及的金税盘设备多个时钟的自适应系统的结构图。具体实施方式在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施的限制。图1是本申请提供的一种多个时钟的自适应系统的结构图；如图所示，系统，由多个实时时钟模块和主控制器构成，多个实时时钟模块和主控制器安装于同一个PCB硬件上，兼容多个实时时钟模块包括的不同型号的时钟芯片。多个实时时钟模块，用于提供本地系统时间；主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中；主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间。系统还包括，数据总线，用于连接主控制器与实时时钟模块。所述主控制器通过通讯总线与实时时钟模块进行通讯。多个实时时钟模块采用串行方式同时连接在通讯总线上。设备在正式使用前，通过主控制器，对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中。具体的，主控制器上电时，对实时时钟模块进行扫描，根据实时模块的设备地址，对实时时钟模块的设备地址发起访问请求；若所述实时时钟模块的设备地址存在，则实时时钟模块返回正确的握手型号；若所述实时时钟模块的设备地址不存在，则实时时钟模块返回握手失败信号；主控制器继续访问下一个实时时钟模块的设备地址。主控制器，将各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中。在主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间的步骤之后，还包括：主控制器将获取的本地系统时间返回至所述请求发送方。具体实施例如下：如图2所示，一个金税盘设备采用安全处理器作为主控制器，金税盘硬件上同时支持安装2个时钟芯片，2个时钟芯片通过I2C总线串行的连接在安全处理器的I2C接口上。安全处理器通过I2C接口实现对2个时钟模块的访问。当金税盘设备上电时，安全处理器首先尝试通过I2C访问时钟模块A的设备地址，若时钟芯片A正确安装，则返回正确的握手信号。安全处理器将时钟芯片A所对应的寄存器地址以及控制逻辑缓存在处理器内存中。若时钟芯片A未安装或者工作异常，则返回握手失败信号。安全处理器继续尝试访问时钟芯片B所对应的设备地址。若成功，则将时钟芯片B所对应的寄存器地址以及控制逻辑缓存在处理器内存中。若失败，则返回错误，设备上电初始化失败。后续当业务中需要获取本地时间时，安全处理器使用缓存在内存中的时钟芯片设备地址、寄存器地址、以及控制逻辑对设备中的时钟芯片进行访问，以获取正确的时间，并返回给业务软件。本申请提供的一种多个时钟的自适应系统，涉及的PCB硬件设计时针对不同时钟模块进行兼容性设计，确保硬件上可以支持多个时钟芯片。软件上，在设备上电时，通过总线对不同地址的时钟芯片进行握手访问。通过返回的握手结果判断时钟芯片是否安装以及准确型号，并将该时钟芯片地址和对应控制逻辑缓存在设备存储器中用于后续业务逻辑。本申请提供一种多个时钟的自适应系统，由多个实时时钟模块和主控制器构成，多个实时时钟模块和主控制器安装于同一个PCB硬件上，多个实时时钟模块采用串行方式同时连接在通讯总线上，所述主控制器通过通讯总线与实时时钟模块进行通讯，主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中；主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间，解决设备中多个时钟模块从软件和硬件上不兼容的问题。最后应该说明的是：以上实施例仅用以说本文档来自技高网...

【技术保护点】
1.一种多个时钟的自适应系统，由多个实时时钟模块和主控制器构成，多个实时时钟模块和主控制器安装于同一个PCB硬件上，其特征在于，包括：/n多个实时时钟模块，用于提供本地系统时间；/n主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中；主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间。/n

【技术特征摘要】
1.一种多个时钟的自适应系统，由多个实时时钟模块和主控制器构成，多个实时时钟模块和主控制器安装于同一个PCB硬件上，其特征在于，包括：
多个实时时钟模块，用于提供本地系统时间；
主控制器，用于对多个实时时钟模块过行初始化，以获取各个实时时钟模块对应的设备地址、寄存器地址以及控制逻辑并保存至缓存中；主控制器接收获取本地时间的请求，根据缓存中的设备地址、寄存器地址以及控制逻辑获取本地系统时间。


2.根据权利要求1所述的系统，其特征在于，还包括：
数据总线，用于连接主控制器与实时时钟模块。


3.根据权利要求1或2所述的系统，其特征在于，还包括：
所述主控制器通过通讯总线与实时时钟模块进行通讯。


4.根据权利要求1或2所述的系统，其特征在于，还包括：
多个实时时钟模块采用串行方式同时连接在通讯总线上。


5.根据权利要求1所述的系统，其特征在于，所述PCB硬件，兼容多个实时时钟模块包括的不同型号的时钟芯片。


6.根据权利要求1所述的...

【专利技术属性】
技术研发人员：洪岩，秦凯，赵伟，高硕，候天龙，王春庭，高志刚，
申请(专利权)人：航天信息股份有限公司，
类型：发明
国别省市：北京;11