改进数据完整性的NAND单元编码制造技术

本文中揭示用于改进数据完整性的NAND单元编码的装置及技术。获得高温指示符且接收写入操作。接着，响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作。所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，其中每一电压分布对应于离散编码状态集合。

NAND unit coding for improving data integrity

【技术实现步骤摘要】
【国外来华专利技术】改进数据完整性的NAND单元编码优先权申请案本申请案要求2017年8月31日申请的序列号为15/692,508的美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术介绍
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器需要电力来维持其数据，且其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。非易失性存储器可在未被供电时保存所存储数据，且其包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM))或3DXPointTM存储器等。利用快闪存储器作为广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性及低功率消耗的一或多个群组的单晶体管浮动栅极或电荷俘获存储器单元。两种常见类型的快闪存储器阵列架构包含NAND架构及NOR架构，它们是以布置每一架构的基本存储器单元配置的逻辑形式命名的。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极在源极线与位线之间串联耦合在一起(源极到漏极)。通过解码器存取NOR及NAND架构半导体存储器阵列两者，解码器通过选择耦合到其栅极的字线而激活特定存储器单元。在NOR架构半导体存储器阵列中，所选择的存储器单元一旦经激活就将其数据值放置在位线上，从而引起不同电流流动，此取决于特定单元编程的状态。在NAND架构半导体存储器阵列中，将高偏压电压施加到漏极侧选择栅极(SGD)线。以指定通过电压(例如，Vpass)驱动耦合到每一群组的未经选择的存储器单元的栅极的字线，以将每一群组的未经选择的存储器单元操作为传递晶体管(例如，以不受其存储数据值限制的方式传递电流)。接着，电流通过每一串联耦合的群组从源极线流动到位线，其仅受每一群组的所选择的存储器单元限制，从而将所选择的存储器单元的当前编码数据值放置在位线上。NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别或共同编程到一个或若干编程状态。例如，单级单元(SLC)可表示两个编程状态(例如，1或0)中的一者，其表示一个数据位。然而，快闪存储器单元还可表示两个以上编程状态中的一者，此允许在不增加存储器单元的数目的情况下制造较高密度存储器，这是因为每一单元可表示一个以上二进制数字(例如，一个以上位)。此类单元可被称为多状态存储器单元、多数字单元或多级单元(MLC)。在某些实例中，MLC可指每单元可存储两个数据位(例如，四个编程状态中的一者)的存储器单元，三级单元(TLC)可指每单元可存储三个数据位(例如，八个编程状态中的一者)的存储器单元，且四级单元(QLC)可每单元存储四个数据位。MLC在本文中在其更广泛上下文中使用而可指每单元可存储一个以上数据位(即，可表示两个以上编程状态)的任何存储器单元。传统存储器阵列是布置在半导体衬底的表面上的二维(2D)结构。为增加给定面积的存储器容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元的大小缩减及因此2D存储器阵列的存储器密度存在技术限制。作为响应，正在发展三维(3D)存储器结构(例如3DNAND架构半导体存储器装置)以进一步增加存储器密度且降低存储器成本。此类3DNAND装置往往包含串联耦合(例如，漏极到源极)到靠近源极的一或多个源极侧选择栅极(SGS)与靠近位线的一或多个漏极侧选择栅极(SGD)之间的存储单元的串。在实例中，SGS或SGD可包含一或多个场效晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，串将垂直延伸通过含有相应字线的多个垂直间隔的阶层。半导体结构(例如，多晶硅结构)可在一串存储单元附近延伸以形成用于串的存储单元的通道。在垂直串的实例中，多晶硅结构可呈垂直延伸支柱的形式。在一些实例中，串可“折叠”且因此相对于U形支柱布置。在其它实例中，多个垂直结构可彼此堆叠以形成存储单元串的堆叠阵列。存储器阵列或装置可组合在一起以形成存储器系统的存储容量(storagevolume)，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。可尤其使用SSD作为计算机的主存储装置，其在例如性能、大小、重量、坚固性、操作温度范围及功率消耗方面优于具有移动零件的传统硬驱动器。例如，SSD可具有减少的寻道时间、延时或与磁盘驱动器相关联的其它延迟(例如，机电延迟等)。SSD使用例如快闪存储器单元的非易失性存储器单元来免除内部电池供应需求，因此允许驱动器更通用且更紧凑。SSD可包含若干存储器装置(包含若干裸片或逻辑单元(例如，逻辑单元号或LUN))，且其可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含若干存储器阵列及外围电路。快闪存储器阵列可包含组织成若干物理页面的存储器单元的若干块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作(例如用以在存储器装置与主机之间传送数据(例如，用户数据及相关联完整性数据，例如错误数据及地址数据等)的读取或写入操作，或用以从存储器装置擦除数据的擦除操作)相关联的命令。附图说明在不一定按比例绘制的图式中，相似元件符号可描述不同视图中的类似组件。具有不同字母下标的相似元件符号可表示类似组件的不同例子。图式大体上通过实例而非限制方式说明本文件中论述的各种实施例。图1说明包含存储器装置的环境的实例。图2到3说明3DNAND架构半导体存储器阵列的实例的示意图。图4说明存储器模块的实例框图。图5说明用于对多级NAND的单元进行编码的方法的实例的流程图。图6说明用于多级NAND的三级编码的电压分布。图7说明用于多级NAND的经修改三级编码的电压分布。图8说明用于改进数据完整性的NAND单元编码的方法的流程图。图9是说明可在其上实施一或多个实施例的机器的实例的框图。具体实施方式快闪装置通过将不同电荷存储在装置(例如，浮动栅极)上而操作。所存储电荷干扰控制栅极以指示存储在单元中的值。例如，在单级单元中，控制栅极的读取电压被校准为在“1”位的电荷与“0”位的电荷之间；因此读取电压足够强以克服“1”电荷且不够强而无法克服“0”位电荷。对于两个位或三个位的多级单元(MLC)，浮动栅极电荷可具有许多状态(例如，分别四个及八个)本文档来自技高网...

【技术保护点】
1.一种用于NAND单元编码的NAND装置，所述NAND装置包括：/nNAND单元；及/n控制器，其用以：/n获得高温指示符；/n接收写入操作；及/n响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于离散编码状态集合。/n

【技术特征摘要】
【国外来华专利技术】20170831 US 15/692,5081.一种用于NAND单元编码的NAND装置，所述NAND装置包括：
NAND单元；及
控制器，其用以：
获得高温指示符；
接收写入操作；及
响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于离散编码状态集合。


2.根据权利要求1所述的NAND装置，其中所述经修改编码包含从所述未修改编码中的第一位置到所述经修改编码中的第二位置的不同电压分布位置。


3.根据权利要求2所述的NAND装置，其中所述第二位置在经定义电压范围内。


4.根据权利要求2所述的NAND装置，其中设置由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压定义的所述电压范围。


5.根据权利要求2所述的NAND装置，其中所述第二位置增加所述电压分布的读取边限。


6.根据权利要求1所述的NAND装置，其中所述未修改编码具有八个离散状态。


7.根据权利要求6所述的NAND装置，其中所述经修改编码具有四个离散状态。


8.根据权利要求7所述的NAND装置，其中分两遍执行所述写入操作，所述第一遍根据所述未修改编码的参数操作，且所述第二遍操作以进行所述经修改编码。


9.根据权利要求8所述的NAND装置，其中所述四个离散状态对应于来自所述八个离散状态的状态三、状态四及状态七，所述状态按电压从低到高排序。


10.根据权利要求1所述的NAND装置，其中所述控制器经布置以使用所述未修改编码对所述NAND单元执行读取操作。


11.根据权利要求1所述的NAND装置，其中所述控制器经布置以：
获得所述高温指示符的清除；
对所述NAND单元执行维护以释放所述NAND单元用于另一写入操作；
接收第二写入操作；及
响应于所述高温指示符的清除而使用所述未修改编码对所述NAND单元执行所述第二写入操作。


12.一种用于NAND单元编码的方法，所述方法包括：
获得高温指示符；
接收写入操作；及
响应于所述高温指示符而使用经修改编码对NAND单元执行所述写入操作，所述经修改编码包含来自未修改编码的减少数目个电压分布位置而未改变电压分布宽度，电压分布的位置定义为电压范围的集中趋势，所述电压范围由所述集中趋势的宽度的一半内的值所定界，每一电压分布对应于离散编码状态集合。


13.根据权利要求12所述的方法，其中所述经修改编码包含将电压分布位置从所述未修改编码中的第一位置改变到所述经修改编码中的第二位置。


14.根据权利要求13所述的方法，其中所述第二位置在经定义电压范围内。


15.根据权利要求13所述的方法，其中设置由所述未修改编码的所述离散状态集合中对应于所述电压分布位置的状态的读取电压定义的所述电压范围。


16.根据权利要求13所述的方法，其中所述第二位置增加...

【专利技术属性】
技术研发人员：T·M·斯蒂什凯，P·汤姆森，S·A·斯托勒，C·比布，J·黄，K·坦派罗，H·R·桑吉迪，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US