【技术实现步骤摘要】
一种实现宽输入的Σ-Δ调制器的设计方法
本专利技术属于集成电路
，涉及一种实现宽幅度范围的Σ-Δ调制器的设计方法，可用于设计Σ-Δ调制器。
技术介绍
Σ-Δ调制器在集成电路中具有广泛的应用，尤其是微机电数字麦克风。微机电数字麦克风中的采集单元将声信号转化为电信号输出至Σ-Δ调制器，Σ-Δ调制器接收端接收电信号进行调制输出高频低精度的数字信号。目前，大多数的Σ-Δ调制器接收端所接收的信号幅度范围较小，当微机电数字麦克风中的采集单元输出的电信号幅度值较大时，Σ-Δ调制器易进入不稳定状态，而且Σ-Δ调制器一旦进入不稳定状态，即使接收端信号降低到很小也无法重新工作。传统的Σ-Δ调制器按照结构分类包括前馈型结构和反馈型结构，其中，前馈型结构包括有级联积分前馈结构CIFF和级联谐振前馈结构CRFF，反馈型结构包括有级联积分反馈结构CIFB和级联谐振反馈结构CRFB；Σ-Δ调制器包括有接收端、积分器、加法器、增益单元、采样单元、量化器和数模转换器DAC，由于量化器在量化的过程中会引入量化噪声，采样单元以远大于奈奎斯特采样频率...
【技术保护点】
1.一种实现宽输入的Σ-Δ调制器的设计方法，其特征在于，包括如下步骤：/n(1)构建Σ-Δ调制器模型：/n构建包括级联的接收端、L级积分器JF
【技术特征摘要】
1.一种实现宽输入的Σ-Δ调制器的设计方法，其特征在于，包括如下步骤：
(1)构建Σ-Δ调制器模型：
构建包括级联的接收端、L级积分器JF1,JF2,…JFk,…JFL-1,JFL、采样单元和N位量化器，以及L+1级加法器ADD1,ADD2,…ADDk,…ADDL-1,ADDL,ADDL+1的Σ-Δ调制器模型，JFk表示第k级积分器，ADDk表示第k级加法器；所述L+1级加法器依次加载在接收端与第一级积分器JF1之间、相邻积分器之间和第L级积分器JFL与采样单元之间，其中第一级加法器ADD1与量化器的输出端之间加载有N位数模转换器DAC，用于将量化器量化后的N位数字信号转化为模拟信号；所述接收端与第k级加法器ADDk之间、第L级加法器ADDL之间、第L+1级加法器ADDL+1之间分别加载有第k级接收前馈增益单元Bk、第L级接收前馈增益单元BL、第L+1级接收前馈增益单元BL+1；所述第k级积分器JFk、第L级积分器JFL与第L+1级加法器ADDL+1之间分别加载有第k级积分前馈增益单元Ak、第L级积分前馈增益单元AL；所述数模转换器DAC输出端与第一级加法器ADD1之间加载有反馈增益单元D；所述第k级积分器JFk与第k+1级加法器ADDk+1之间加载有第k级前向增益单元Ck；所述第L级积分器与采样单元之间加载有幅度削减增益单元T，用于对第L+1级加法器ADDL+1的输出信号进行幅度削减并输出；其中，L≥3且为整数，N≥1且为整数，k＝1,2,…L-1；
(2)设置积分器类型：
设置L级积分器JF1,JF2,…JFk,…JFL-1,JFL中奇数级积分器为延迟积分器，偶数级积分器为延迟积分器或非延迟积分器，延迟积分器的Z域传递函数为非延迟积分器的Z域传递函数为其中，z为Z域分量。
(3)设置Σ-Δ调制器的参数：
设Σ-Δ调制器的带外增益和过采样率分别为|NTF|和OSR，幅度削减增益单元T的增益系数为β，量化器的最小量化电平为ΔP，接收端接收的模拟信号Q(t)的幅度范围和频率分别为[-Vrequire,+Vrequire]和fin，带宽为BW，幅度为V，采样单元的采样频率为fs，fs＝2×OSR×BW，并令V＝Vrequire，β＝1，其中，NTF为Σ-Δ调制器的噪声传递函数，||为取模，t为时域分量，OSR＞＞1，0＜fin≤BW；
(4)对每个增益单元的增益系数进行估计：
(4a)采用Matlab的Sigma-Delta工具包，估计第k级接收前馈增益单元Bk的增益系数bk、第L级接收前馈增益单元BL的增益系数bL、第L+1级接收前馈增益单元BL+1的增益系数bL+1、第k级积分前馈增益单元Ak的增益系数ak、第L级积分前馈增益单元AL的增益系数aL、反馈增益单元D的增益系数d和第k级前向增益单元Ck的增益系数ck；
(4b)通过示波器测量幅度削减增益单元T的增益系数为β时第L+1级加法器ADDL+1所输出加和信号的峰值幅度ENDβ，并判断幅度削减增益单元T所输出的削减信号DEC(t)的峰值幅度|ENDβ×β|、量化器的最大量化电平2N-1×ΔP、量...
【专利技术属性】
技术研发人员：袁冰，杨永存，王炳源，霍艳丽，项婷婷，来新泉，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。