一种用于两步单斜式模数转换器的细量化斜坡发生器制造技术

本发明专利技术属于模拟数字转换技术领域，特别涉及一种用于两步单斜式模数转换器的细量化斜坡发生器。本发明专利技术通过输出缓冲器模块205采用共模不变的方式，解决了斜坡发生器在建立过程中由于斜坡发生器输出缓冲器共模电平变化导致斜坡发生器积分非线性(INL)、微分非线性(DNL)、无杂散动态范围(SFDR)等性能变差的问题；并同时避免了采用衬源短接将衬底寄生电容引入到环路中的问题，对提高斜坡发生器输出信号的线性度有较好的作用；还通过采用一种前馈跨导通路结构和电阻电容补偿结构，实现细量化斜坡发生器输出缓冲器模块205运放的零极点相消的目的，优化了细量化斜坡发生器输出缓冲器模块205的线性度、环路稳定性和建立稳定时间。

A fine quantization ramp generator for two-step monoclinic A / D converter

【技术实现步骤摘要】
一种用于两步单斜式模数转换器的细量化斜坡发生器
本专利技术属于模拟数字转换
，特别涉及一种用于两步单斜式模数转换器的细量化斜坡发生器。
技术介绍
斜坡发生器(Single-SlopeGenerator)实质是数模转换器(DAC,DigitaltoAnalogConverter)，数模转换就是将系统处理后的数字信号转换为模拟信号；将一组数字信号输入到数模转换器，利用参考电压根据数字信号权值累加产生相应的模拟信号。数模转换器(DAC)在图像传感领域具有将数字信号转换成模拟信号的重要作用。DAC目前按照原理划分为Nyquist型和过采样型；Nyquist型DAC按其结构主要分为电阻型DAC、开关电容型DAC、电流舵型DAC。电流舵型DAC所有的电流都直接流向输出端，能量利用率高；但是对器件的不匹配性很敏感以及有限的电流源输出阻抗，负载电阻对电压有很强的依赖性，进而影响DAC的线性度。电容型DAC虽然不存在直流功耗，但是电容间的不匹配和偏差，各电容的非线性将会影响DAC的线性度。电阻式DAC虽然电阻总是非线性的，但可以用特殊的附加技术使他们的误差较小，进而实现DAC较好的线性度。两步式ADC(Two-StepADC)已经得到了非常广泛的应用，包括数码相机、数码摄录机、闭路电视和医疗设备，由于两步式ADC的快速操作特性，在帧升级方面的研究进展被认为是非常重要的。共用斜坡发生器和计数器的工作方式使得芯片面积小、功耗低，非常适用于对于列宽要求严格的图像传感器。两步式ADC会进行粗量化和细量化两步量化，如一个M+N位的两步式ADC，粗量化阶段量化高M位，细量化阶段量化低N位，将两步量化的结果作为最终结果，且量化次数仅需要2M+2N次。现有细量化斜坡发生器DAC采用的具体结构如附图1所示，包括顶部钳位运放模块101，底部钳位运放模块102，电阻阵列和开关阵列模块103，数字控制模块104和传统斜坡发生器输出缓冲器模块105。但是，在现有细量化斜坡发生器量化过程中，因为输出缓冲器模块105的共模电平随着量化的进行，其共模电平时刻在变化；同时由于现有细量化斜坡发生器中输出缓冲器的运放有限的共模抑制比(CommonModeRejectionRatio，CMRR)，会在输出缓冲器的输入端引入一个失调电压，将会导致细斜坡发生器输出信号线性度和积分非线性(Integralnonlinearity，INL)变差。而在现有细量化斜坡发生器电路结构中，由于输出缓冲器共模电平变化的影响，实际量化的输出结果与理论设计值会存在较大差距，影响量化结果的正确性，最终限制两步式ADC的各种性能，包括积分非线性(INL)、微分非线性(DNL)、无杂散动态范围(SFDR)等。
技术实现思路
针对上述存在问题或不足，为解决现有细量化斜坡发生器中输出缓冲器共模电平的变化，对斜坡发生器转换性能的不利影响；本专利技术提出了一种用于两步单斜式模数转换器的细量化斜坡发生器，其输出缓冲器采用电流电流负反馈结构，通过将固定低电平VFB电压(外部提供的固定低电平)作为输出缓冲器运放的稳定共模电压接到其正输入端。本专利技术的技术方案为：一种两步单斜式模数转换器的细量化斜坡发生器(具体结构如附图2所示)，包括顶部钳位运放模块201，底部钳位运放模块202，电阻阵列和开关阵列电路模块203，数字逻辑控制模块204，输出缓冲器模块205，NNMOS管(阈值电压小于0的NMOS管)MN2和PMOS管MP2。顶部钳位运放模块201的输出端接NNMOS管MN2的栅极，正输入端外接固定高电位VFT(外部提供的固定高电平)，负输入端接电阻阵列和开关阵列电路模块203中顶部电阻阵列和开关阵列Res_Array_Top的IN1端，电流镜端NB1接到NNMOS管MN2的源极。顶部钳位运放模块201将电阻阵列和开关阵列电路模块203中Res_Array_Top的IN1端钳位到VFT电位，并通过电流镜支路NB1给MN2的源端注入电流ib1。底部钳位运放模块202的输出端接PMOS管MP2的栅极，正输入端外接固定低电平VFB，负输入端接电阻阵列和开关阵列电路模块203中底部电阻阵列和开关阵列Res_Array_Bottom的IN2端，电流镜端NB2接到PMOS管MP2的源极。底部钳位运放模块202将电阻阵列和开关阵列电路模块203中Res_Array_Bottom的IN2端钳位到VFB电位，并通过电流镜支路NB2给MP2的源端注入电流ib2。电阻阵列和开关阵列电路模块203由Res_Array_Top和Res_Array_Bottom两个电阻串和开关阵列组成，其中每个电阻串由2N个单位电阻Res_unite串联组成，两个电阻串之间串联；两个开关阵列分别由2N+1个开关组成，每个单位电阻的端口均与一个开关一一对应相接，开关另一端接到IN1或者IN2端，如附图3所示。301为2N个单位电阻串联，302为2N+1个开关阵列用于控制接入到顶部钳位运放模块201和底部钳位运放模块202之间的单位电阻数目。Res_Array_Top和Res_Array_Bottom的IN1端和IN2端分别接到顶部钳位运放和底部钳位运放的负输入端，分别将IN1端和IN2端钳位到VFT和VFB。同时开关每次切换过程中，分别保证Res_Array_Top的IN1端与Res_Array_Bottom的IN2端之间的电阻值始终维持单位电阻数目相同，使流过电阻串的电流为恒定值，产生固定的电压Step值。数字逻辑控制模块(格雷码译码器转换电路)204的输出端DCTL<1:2N+1>接电阻阵列和开关阵列电路模块203中开关阵列的控制信号端S<1:2N+1>。数字逻辑控制模块204采用格雷码译码器来转换逻辑控制电路，利用时钟信号CLK_IN分频产生依次高电平的DCTL<1:2N+1>的逻辑电平控制开关阵列S<1:2N+1>的N+1个开关依次开启，从而控制接入到顶部钳位运放模块201和底部钳位运放模块202之间的电阻值，在开关切换的过程中，保证Res_Array_Top的IN1端与Res_Array_Bottom的IN2端之间的单位电阻数目始终相同，从而能够保证每次开关切换过程中，流过斜坡发生器的电阻阵列和开关阵列电路模块203的电流始终为固定值。输出缓冲器模块205正输入端外接固定低电平VFB，VFB通过R1接到输出缓冲器模块205运放(图2中的A)的正输入端；输出缓冲器模块205负输入端接PMOS管MP2的源极(即图2中的V_DAC点)，MP2的源极电压作为输出缓冲器模块205的输入信号，并通过电阻R2接到输出缓冲器模块205运放A的负输入端；运放的输出端VOUT通过R3电阻将VOUT反馈到输出缓冲器模块205运放A的负输入端。此时VFB作为输出缓冲器模块205的共模电平，所以能够实现输出缓冲器模块205的共模固定不变。R1和R2为输出缓冲器模块205的输入电阻，要求R2的电阻值远大于输出缓冲器模块205输入信号的内阻，且R1本文档来自技高网...

【技术保护点】
1.一种两步单斜式模数转换器的细量化斜坡发生器，其特征在于：包括顶部钳位运放模块201，底部钳位运放模块202，电阻阵列和开关阵列电路模块203，数字逻辑控制模块204，输出缓冲器模块205，NNMOS管MN2和PMOS管MP2；/n顶部钳位运放模块201的输出端接NNMOS管MN2的栅极，正输入端外接固定高电位VFT，负输入端接电阻阵列和开关阵列电路模块203中顶部电阻阵列和开关阵列Res_Array_Top的IN1端，电流镜端NB1接到NNMOS管MN2的源极；顶部钳位运放模块201将电阻阵列和开关阵列电路模块203中Res_Array_Top的IN1端钳位到VFT电位，并通过电流镜支路NB1给MN2的源端注入电流ib1；/n底部钳位运放模块202的输出端接PMOS管MP2的栅极，正输入端外接固定低电平VFB，负输入端接电阻阵列和开关阵列电路模块203中底部电阻阵列和开关阵列Res_Array_Bottom的IN2端，电流镜端NB2接到PMOS管MP2的源极；底部钳位运放模块202将电阻阵列和开关阵列电路模块203中Res_Array_Bottom的IN2端钳位到VFB电位，并通过电流镜支路NB2给MP2的源端注入电流ib2；/n电阻阵列和开关阵列电路模块203由Res_Array_Top和Res_Array_Bottom两个电阻串和开关阵列组成，其中每个电阻串由2...

【技术特征摘要】
1.一种两步单斜式模数转换器的细量化斜坡发生器，其特征在于：包括顶部钳位运放模块201，底部钳位运放模块202，电阻阵列和开关阵列电路模块203，数字逻辑控制模块204，输出缓冲器模块205，NNMOS管MN2和PMOS管MP2；
顶部钳位运放模块201的输出端接NNMOS管MN2的栅极，正输入端外接固定高电位VFT，负输入端接电阻阵列和开关阵列电路模块203中顶部电阻阵列和开关阵列Res_Array_Top的IN1端，电流镜端NB1接到NNMOS管MN2的源极；顶部钳位运放模块201将电阻阵列和开关阵列电路模块203中Res_Array_Top的IN1端钳位到VFT电位，并通过电流镜支路NB1给MN2的源端注入电流ib1；
底部钳位运放模块202的输出端接PMOS管MP2的栅极，正输入端外接固定低电平VFB，负输入端接电阻阵列和开关阵列电路模块203中底部电阻阵列和开关阵列Res_Array_Bottom的IN2端，电流镜端NB2接到PMOS管MP2的源极；底部钳位运放模块202将电阻阵列和开关阵列电路模块203中Res_Array_Bottom的IN2端钳位到VFB电位，并通过电流镜支路NB2给MP2的源端注入电流ib2；
电阻阵列和开关阵列电路模块203由Res_Array_Top和Res_Array_Bottom两个电阻串和开关阵列组成，其中每个电阻串由2N个单位电阻Res_unite串联组成，两个电阻串之间串联；两个开关阵列分别由2N+1个开关组成，每个单位电阻的端口均与一个开关一一对应相接，开关另一端接到IN1或者IN2端；开关阵列用于控制接入到顶部钳位运放模块201和底部钳位运放模块202之间的单位电阻数目；Res_Array_Top和Res_Array_Bottom的IN1端和IN2端分别接到顶部钳位运放和底部钳位运放的负输入端，分别将IN1端和IN2端钳位到VFT和VFB；同时开关每次切换过程中，分别保证Res_Array_Top的IN1端与Res_Array_Bottom的IN2端之间的电阻值始终维持单位电阻数目相同，使流过电阻串的电流为恒定值，产生固定的电压Step值；
数字逻辑控制模块204的输出端DCTL<1:2N+1>接电阻阵列和开关阵列电路模块203中开关阵列的控制信号端S<1:2N+1>；数字逻辑控制模块204采用格雷码译码器来转换逻辑控制电路，利用时钟信号CLK_IN分频产生依次高电平的DCTL...

【专利技术属性】
技术研发人员：李靖，廖勇，张启辉，肖航，宁宁，于奇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51