单刀双掷开关制造技术

一种单刀双掷开关，其包括分别设置在第一端口和第二端口之间以及所述第一端口和第三端口之间的开关单元，并且被配置为互补地执行。每个开关单元都包括：天线端口；电路端口；传输线，其被配置成耦合所述天线端口与所述电路端口；以及开关元件，其连接在所述传输线和地之间。所述开关元件包括：并联电路，其包括并联连接的晶体管和电感器；以及电容器，其与所述并联电路串联连接。所述传输线具有与从所述天线端口在所述开关单元内部看到的阻抗和从所述电路端口在所述开关单元内部看到的阻抗不同的特征阻抗。

SPDT Switch

【技术实现步骤摘要】
单刀双掷开关
本专利技术的方面涉及一种选择性地输入和输出信号的单刀双掷开关。
技术介绍
传统上已经使用了单刀双掷开关(SPDT)，其将诸如天线的用于高频信号处理的装置选择性地连接到两个输入/输出端子。例如，在专利文献1(日本未审专利公开No.H8-213802)中所述的高频开关电路包括：半导体开关元件，其被设置在连接两个输入/输出端子的传输线上的一点与地之间；1/4波长线，其被插入到传输线中；以及电感电抗元件，其被设置在传输线的点与地之间，并被配置成与半导体开关元件组合以构成谐振电路。作为其它开关电路，还已知专利文献2(日本未审专利公开No.H9-008501)和专利文献3(日本未审专利公开No.2016-010045)中所述的那些开关电路。在上述传统的高频开关电路中，在高频或高功率应用中，存在作为开关元件的晶体管的开路特性和短路特性倾向于被偏压的趋势。结果，当晶体管开路时，端子之间的通道损耗可能显著增加。因此，需要一种单刀双掷开关，其能够减小晶体管开路时端子之间的通道损耗。
技术实现思路
根据本专利技术的一个方面，提供了一种单刀双掷开关，其包括：第一端口；第二端口；第三端口；第一开关单元，其连接在第一端口和第二端口之间；以及第二开关单元，其连接在第一端口和第三端口之间。第一开关单元包括：第一天线端口，其连接到第一端口；第一电路端口，其连接到第二端口；第一传输线，其被配置成将第一天线端口耦合到第一电路端口；以及第一开关元件，其连接在第一传输线和地之间。第一开关元件包括：第一并联电路，其包括第一晶体管和与第一晶体管并联连接的第一电感器，该第一并联电路被接地；和第一电容器，其连接在第一传输线和第一并联电路之间。第二开关单元包括：第二天线端口，其连接到第一端口；第二电路端口，其连接到第三端口；第二传输线，其被配置成将第二天线端口耦合到第二电路端口；以及第二开关元件，其连接在第二传输线和地之间。第二开关元件包括：第二并联电路，其包括第二晶体管和与第二晶体管并联连接的第二电感器，该第二并联电路被接地；和第二电容器，其连接在第二传输线和第二并联电路之间。第一传输线的特征阻抗与从第一天线端口看到的第一阻抗和从第一电路端口看到的第二阻抗每个都不同，并且第二传输线的特征阻抗与从第二天线端口看到的第一阻抗和从第二电路端口看到的第三阻抗每个都不同。附图说明图1是示出根据实施例的SPDT1的示意性配置的电路图。图2是图1的晶体管13的等效电路图。图3是示出从史密斯圆图上的普通FET的漏极看到的阻抗的计算结果的视图。图4是示出在史密斯圆图上从添加有电感器17的晶体管13的漏极看到的阻抗的计算结果的视图。图5是示出在史密斯圆图上从添加有电容器15的晶体管13的漏极看到的阻抗的计算结果的视图。图6是示出当通过实施例补偿反射特性时在史密斯圆图上从晶体管13的漏极看到的阻抗的计算结果的视图。图7是从图1的开关单元Ua去除了一部分传输线的电路图。图8是示出在图7所示的配置中以各种频率计算从第一端口P1指向第二端口P2的信号的强度的结果的曲线图。图9是图1的开关单元Ua的电路图。图10是示出在实施例中的史密斯圆图上从第一端口P1看到的阻抗的计算结果的视图。图11是示出在图9所示的配置中以各种频率计算从第一端口P1指向第二端口P2的信号的强度的结果的曲线图。图12A是示出阻抗转换电路5a和9a的配置示例的视图。图12B是示出阻抗转换电路5a和9a的配置示例的视图。图12C是示出阻抗转换电路5a和9a的配置示例的视图。具体实施方式下面将参考附图描述本专利技术的实施例。在附图的描述中，相同的元件由相同的附图标记表示，并且将省略重复的描述。[单刀双掷开关的配置]图1是示出根据实施例的单刀双掷开关(下文称为SPDT)的配置的方框图。SPDT是一种能够相对于一个端口在两个端口之间切换电连接的开关，并且例如用于在诸如高频天线之类的装置与发射器和接收器之间切换连接。如图1中所示，SPDT1包括第一端口P1、第二端口P2、第三端口P3、设置在第一端口P1和第二端口P2之间的开关单元Ua，以及设置在第一端口P1和第三端口P3之间的开关单元Ub。两个开关单元Ua和Ub彼此互补地操作并且具有相同的配置。切换单元Ua包括：天线端口P4，其直接电连接到第一端口P1；电路端口P5，其直接电连接到第二端口P2；以及传输线3a、阻抗转换电路5a、传输线7a和阻抗转换电路9a，这些元件以此顺序连接在天线端口P4和电路端口P5之间。此外，开关单元Ua包括电连接在传输线7a上的中间连接点与地(接地)之间的开关元件11a。切换单元Ub在天线端口P4和直接电连接到第三端口P3的电路端口P6之间也具有相似的配置，并且包括传输线3b、阻抗转换电路5b、传输线7b、阻抗转换电路9b以及开关元件11b。开关元件11a是通过使传输线7a与地之间的连接导通(短路)或断开(开路)而在第一端口P1与第二端口之间交替地阻断或导通的元件。开关元件11a包括作为FET的晶体管13、电容器15以及电感器17。能够通过经由电阻元件从外部提供栅极偏压来接通/关断晶体管13。晶体管13的源极电连接到地，并且晶体管13的漏极经由电容器15电连接到传输线7a的中间点(连接点)，并且还经由电感器17电连接到地。换句话说，电感器17和晶体管13在传输线7a的中间点和地之间并联连接，并且晶体管13和电感器17的并联电路与电容器15串联连接。提供开关元件11a中包括的电容器15和电感器17以补偿晶体管13的寄生电感器和寄生电容。图2示出了晶体管13的等效电路。如在附图中所述，具有相对大的尺寸(例如，栅极宽度)的晶体管13具有电容值为CDS的寄生电容，即使在漏极和源极之间的电阻RDS在晶体管13关断，特别是在具有高频率的信号区域中具有大的值时，由于电容值CDS，漏极和源极之间的阻抗ZDS也具有有限值，并且不能将晶体管13视为被关断。另一方面，即使在晶体管13接通时电阻RDS小时，由于漏极线的电感LD和源极线的电感LS的影响，电感分量也被添加到晶体管13的输出。结果，晶体管13的开路(关断)特性和短路(导通)特性被电感LD和LS以及电容值CDS的大小所偏压。在实施例中，由于电感器17的存在，所以电感器组件LDS与寄生电容CDS并联地插入，因而形成峰值电路，并且寄生电容CDS明显被消除。另外，由于电容器15的存在，所以通过在电感LD和LS的电感分量上串联增加电容，明显消除了电感分量。在连接在天线端口P4和电路端口P5之间的传输线3a、阻抗转换电路5a、传输线7a和阻抗转换电路9a中，当SPDT1所针对的信号的波长为λ时，从天线端口P4到开关元件11a的连接点的长度以及从电路端口P5到开关元件11a的连接点的长度被设为λ/4。因此，当晶体管13被关断时，从天线端口P4和电路端口P5的一侧看时，开关元件11a的连接点看起来是交替地短路的，并且天线端口P4和电路本文档来自技高网...

【技术保护点】
1.一种单刀双掷开关，包括：/n第一端口；/n第二端口；/n第三端口；/n第一开关单元，所述第一开关单元连接在所述第一端口和所述第二端口之间；所述第一开关单元包括：/n第一天线端口，所述第一天线端口连接到所述第一端口，/n第一电路端口，所述第一电路端口连接到所述第二端口，/n第一传输线，所述第一传输线被配置成将所述第一天线端口耦合到所述第一电路端口，以及/n第一开关元件，所述第一开关元件连接在所述第一传输线和地之间，所述第一开关元件包括：/n第一并联电路，所述第一并联电路包括第一晶体管和与所述第一晶体管并联连接的第一电感器，所述第一并联电路连接到所述地，以及/n第一电容器，所述第一电容器连接在所述第一传输线和所述第一并联电路之间，以及/n第二开关单元，所述第二开关单元连接在所述第一端口和所述第三端口之间；所述第二开关单元包括：/n第二天线端口，所述第二天线端口连接到所述第一端口，/n第二电路端口，所述第二电路端口连接到所述第三端口，/n第二传输线，所述第二传输线被配置成将所述第二天线端口耦合到所述第二电路端口，以及/n第二开关元件，所述第二开关元件连接在所述第二传输线和所述地之间，所述第二开关元件包括：/n第二并联电路，所述第二并联电路包括第二晶体管和与所述第二晶体管并联连接的第二电感器，所述第二并联电路连接到所述地，以及/n第二电容器，所述第二电容器连接在所述第二传输线和所述第二并联电路之间，/n其中所述第一传输线的特征阻抗与从所述第一天线端口看到的第一阻抗和从所述第一电路端口看到的第二阻抗的每个都不同，并且/n其中所述第二传输线的特征阻抗与从所述第二天线端口看到的所述第一阻抗和从所述第二电路端口看到的第三阻抗的每个都不同。/n...

【技术特征摘要】
20181127 JP 2018-2214831.一种单刀双掷开关，包括：
第一端口；
第二端口；
第三端口；
第一开关单元，所述第一开关单元连接在所述第一端口和所述第二端口之间；所述第一开关单元包括：
第一天线端口，所述第一天线端口连接到所述第一端口，
第一电路端口，所述第一电路端口连接到所述第二端口，
第一传输线，所述第一传输线被配置成将所述第一天线端口耦合到所述第一电路端口，以及
第一开关元件，所述第一开关元件连接在所述第一传输线和地之间，所述第一开关元件包括：
第一并联电路，所述第一并联电路包括第一晶体管和与所述第一晶体管并联连接的第一电感器，所述第一并联电路连接到所述地，以及
第一电容器，所述第一电容器连接在所述第一传输线和所述第一并联电路之间，以及
第二开关单元，所述第二开关单元连接在所述第一端口和所述第三端口之间；所述第二开关单元包括：
第二天线端口，所述第二天线端口连接到所述第一端口，
第二电路端口，所述第二电路端口连接到所述第三端口，
第二传输线，所述第二传输线被配置成将所述第二天线端口耦合到所述第二电路端口，以及
第二开关元件，所述第二开关元件连接在所述第二传输线和所述地之间，所述第二开关元件包括：
第二并联电路，所述第二并联电路包括第二晶体管和与所述第二晶体管并联连接的第二电感器，所述第二并联电路连接到所述地，以及
第二电容器，所述第二电容器连接在所述第二传输线和所述第二并联电路之间，
其中所述第一传输线的特征阻抗与从所述第一天线端口看到的第一阻抗和从所述第一电路端口看到的第二阻抗的每个都不同，并且
其中所述第二传输线的特征阻抗与从所述第二天线端口看到的所述第一阻抗和从所述第二电路端口看到的第三阻抗的每个都不同。


2.根据权利要求1所述的单刀双掷开关，
其中所述第一传输线被配置成在所述第一天线端口和所述第一电路端口的第一特征阻抗与在所述第一开关元件的连接点处的不同于所述第一特征阻抗的第二特征阻抗之间执行阻抗匹配，并且当所述单刀双掷开关所针对的信号的波长为λ时，所述第一天线端口和所述第一电路端口与所述连接点之间的长度为λ/4的长度，并且
所述第二传输线被配置成在所述第二天线端口和所述第二电路端口的第一特征阻抗与在所述第二开关元件的连接点处的不同于所述第一特征阻抗的第二特征阻抗之间执行阻抗匹配，并且当所述单刀双掷开关所针对的信号的波长为λ时，所述第二天线端口和所述第二电路端口与所述连接点之间的长度为λ/4的长度。


3.根据权利要求2所述的单刀双掷开关，其中所述第一传输线和所述第二传输线的每个的特征阻抗都是所述第一特征阻抗和所述第二特征阻抗的乘积的平方根的值。


...

【专利技术属性】
技术研发人员：姉川修，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本;JP