【技术实现步骤摘要】
一种时域有限差分法硬件加速器架构及其实现方法
本专利技术涉及一种基于FPGA平台的硬件加速器领域，尤其是一种时域有限差分法硬件加速器架构及其实现方法。
技术介绍
现有的基于FPGA(FieldProgrammableGateArray)平台的时域有限差分法硬件加速器在计算三维空间中的电磁场时，会将需要进行仿真的大网格根据FPGA上的逻辑资源与存储资源的多少，平均地分割成若干个小网格，并为每个小网格分配一个计算处理单元PE(ProcessingElement)与存储数据的一组块随机存储器BRAM(BlockRAM)，形成一个小网格的三维阵列。每个计算处理单元PE负责对该小网格内所有格点的电场值与磁场值进行计算，通过扫描的方式依次对每个格点的值进行更新。所有小网格完成计算之后，再将小网格块随机存储器BRAM内的电场值与磁场值按照小网格的组合方式输出，以还原大网格的结构。在实际工程中使用时域有限差分法硬件加速器时，需要进行电磁场仿真的网格尺寸可能会比较大，格点分布比较密集，导致整个网格的电场值和磁场值数据量很大，无法同时存...
【技术保护点】
1.一种时域有限差分法硬件加速器架构，用于对三维空间中的电磁场进行计算，其特征在于，包括链式计算处理单元排列结构、多组存储块和激励源赋值器；/n所述链式计算处理单元排列结构为沿一维方向排列的多个PE的组合，所述链式计算处理单元排列结构用于对电磁场仿真的三维网格格点的电场值和/或磁场值进行计算；/n所述存储块由多个块随机存储器构成，所述存储块用于存储所述PE计算得到的网格格点的电场值和/或磁场值；/n所述激励源赋值器用于在每个时间步计算完之后，向对应的所述存储块输出激励源值，以对所述存储块存储的电场值和/或磁场值进行赋值。/n
【技术特征摘要】
1.一种时域有限差分法硬件加速器架构，用于对三维空间中的电磁场进行计算，其特征在于，包括链式计算处理单元排列结构、多组存储块和激励源赋值器；
所述链式计算处理单元排列结构为沿一维方向排列的多个PE的组合，所述链式计算处理单元排列结构用于对电磁场仿真的三维网格格点的电场值和/或磁场值进行计算；
所述存储块由多个块随机存储器构成，所述存储块用于存储所述PE计算得到的网格格点的电场值和/或磁场值；
所述激励源赋值器用于在每个时间步计算完之后，向对应的所述存储块输出激励源值，以对所述存储块存储的电场值和/或磁场值进行赋值。
2.根据权利要求1所述的一种时域有限差分法硬件加速器架构，其特征在于，所述计算处理单元排列结构在执行对电磁场仿真的三维网格格点的电场值和磁场值进行计算这一步骤时，具体用于：
所述链式计算处理单元排列结构扫描连续的网格格点，当扫描到网格边界，所述链式计算处理单元排列结构将超出所述网格边界部分的PE关闭，并切换至同一二维平面上的另一一维方向继续进行扫描；
扫描所有网格格点，计算出所有网格格点的电场值和磁场值。
3.根据权利要求2所述的一种时域有限差分法硬件加速器架构，其特征在于，每个所述PE分别对应一组所述存储块，所述存储块用于存储对应PE的计算结果。
4.根据权利要求3所述的一种时域有限差分法硬件加速器架构，其特征在于，所述存储块包含电场分量存储单元和磁场分量存储单元，每个所述存储单元分配一个对应的块随机存储器进行存储。
5.根据权利要求1所述的一种时域有限差分法硬件加速器架构，其特征在于，所述激励源赋在执行对所述存储块存储的电场值和/或磁场值进行赋值这一步骤时，具体用于：
计算每个时间步下的激励源值；
生成时间与激励源值对应关系的激励源查找表；
根据所述激励源查找表，向对应的存储块输出激励源值；
向对应存储块存储的网格格点的电场值和/或磁场值进行赋值。
6.一种时域有限差分法硬件加速器架构的实现方法，其特征在于，包括以下步骤：
组建链式计算处理单元排列结构，所述链式计算处理单元排列结构为沿一维方向排列的多个PE的组合，所述链式计算处...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。