一种基于低压CMOS工艺的数字电平转换电路制造技术

本实用新型专利技术提供了一种基于低压CMOS工艺的数字电平转换电路，包括第一PMOS管组、第一NMOS开关管、第二NMOS开关管和反相器，所述基于低压CMOS工艺的数字电平转换电路具有第一直流电源输入端、第二直流电源输入端、数字信号输入端、第一数字信号输出端和第二数字信号输出端。本实用新型专利技术能够基于低压CMOS工艺实现高压输入情况下多电平输出、能够有效减小芯片面积和功耗、并且能够有效避免电路的击穿风险。

A digital level conversion circuit based on low voltage CMOS technology

【技术实现步骤摘要】
一种基于低压CMOS工艺的数字电平转换电路
本技术涉及电子电路
，具体涉及数字电平转换领域。
技术介绍
随着MOS尺寸越来越小，所能承受的电压越来越低。只有通过合适的电平转换电路才能实现低压数字电路对高压电路模块的有效控制。传统电平转换电路中MOS管需要承受的最大电压等于电源电压，所以电源电压不能高于MOS管安全电压，否则将导致MOS管击穿。现有技术中，专利号CN108233917A公开了一种电平转换电路，其能够基于bi-cmos低压工艺实现高压电平转换。但是，其存在以下缺点：1、输出高电平只能是电源电压。2、需要外部提供基准电压来调节输出低电平值。3、采用三极管降压仅限于bi-cmos工艺，不适用于CMOS工艺，且三极管尺寸远大于MOS管，占用较大的芯片面积。4、如图1所示，M2导通瞬间，流过三极管Q1和Q3的电流非常大，然后逐渐越小，当M9栅极电压小于Q1和Q3导通阈值两倍时，电压下降十分缓慢，但依然存在漏电，介于M8在此过程中始终截止，所以M9栅极电压最终还是会变为0，从而使M9最终被高压击穿，故该电路不能实现长时间电位保持。另外，当IN为高电平时插入USB，此时M9栅极电压为0V，M9存在USB插入瞬间高压击穿风险。
技术实现思路
本技术所要解决的技术问题在于，提供一种基于低压CMOS工艺的数字电平转换电路，能够基于低压CMOS工艺实现多电平输出、能够有效减小芯片面积和功耗、并且能够有效避免电路的击穿风险。为了解决上述技术问题，本技术提供了一种基于低压CMOS工艺的数字电平转换电路，包括第一PMOS管组、第一NMOS开关管、第二NMOS开关管和反相器，所述基于低压CMOS工艺的数字电平转换电路具有第一直流电源输入端、第二直流电源输入端、数字信号输入端、第一数字信号输出端和第二数字信号输出端；所述第一PMOS管组包括第一PMOS开关管、第二PMOS开关管和M对PMOS管，每个PMOS管的源极均与自身的衬底短接，每个PMOS管的栅极均与自身的漏极短接；其中，M为大于或等于1的整数；所述第一PMOS开关管的源极、第二PMOS开关管的源极以及首对PMOS管的源极均与所述第一直流电源输入端连接；所述第一PMOS开关管的栅极与第一侧的首个PMOS管的栅极相连接，所述第一PMOS开关管的漏极与第二侧最末个PMOS管的栅极连接；所述第二PMOS开关管的栅极与第二侧的首个PMOS管的栅极相连接，所述第二PMOS开关管的漏极与第一侧最末个PMOS管的栅极连接；同一侧的相邻两个PMOS管为按串联二极管方式相连接；所述第一侧的最末个PMOS管的漏极、所述第一NMOS开关管的漏极均与所述第一数字信号输出端连接，所述第二侧的最末个PMOS管的漏极、所述第二NMOS开关管的漏极均与所述第二数字信号输出端连接；所述第一NMOS开关管的栅极、所述反相器的输入端均与所述数字信号输入端连接；所述反相器的输出端与所述第二NMOS开关管的栅极连接；所述反相器的电源端与所述第二直流电源输入端连接；所述第一NMOS开关管的源极、所述第二NMOS开关管的源极均与所述反相器的接地端共接地。进一步地，在所述第一侧的最末个PMOS管的漏极与所述第一NMOS开关管的漏极之间还包括J个串联二极管方式连接的PMOS管，在所述第二侧的最末个PMOS管的漏极与所述第二NMOS开关管的漏极之间还包括J个串联二极管方式连接的PMOS管，每个PMOS管的源极均与自身的衬底短接，每个PMOS管的栅极均与自身的漏极短接；其中，J为大于或等于0的整数。进一步地，在所述第一PMOS管组与所述第一直流电源输入端之间还包括N个串联二极管方式连接的PMOS管；其中，N为大于或等于0的整数。为了解决相同的技术问题，本技术还提供了另一种基于低压CMOS工艺的数字电平转换电路，包括第一电阻组、第一NMOS开关管、第二NMOS开关管和反相器，所述基于低压CMOS工艺的数字电平转换电路具有第一直流电源输入端、第二直流电源输入端、数字信号输入端、第一数字信号输出端和第二数字信号输出端；所述第一电阻组包括第一PMOS开关管、第二PMOS开关管和M对电阻；其中，M为大于或等于1的整数；所述第一PMOS开关管的源极、第二PMOS开关管的源极以及首对电阻的第一端均与所述第一直流电源输入端连接；所述第一PMOS开关管的栅极与第一侧的首个电阻的第二端相连接，所述第一PMOS开关管的漏极与第二侧最末个电阻的第二端连接；所述第二PMOS开关管的栅极与第二侧的首个电阻的第二端相连接，所述第二PMOS开关管的漏极与第一侧最末个电阻的第二端连接；同一侧的相邻两个电阻为串联连接；所述第一侧的最末个电阻的第二端、所述第一NMOS开关管的漏极均与所述第一数字信号输出端连接，所述第二侧的最末个电阻的第二端、所述第二NMOS开关管的漏极均与所述第二数字信号输出端连接；所述第一NMOS开关管的栅极、所述反相器的输入端均与所述数字信号输入端连接；所述反相器的输出端与所述第二NMOS开关管的栅极连接；所述反相器的电源端与所述第二直流电源输入端连接；所述第一NMOS开关管的源极、所述第二NMOS开关管的源极均与所述反相器的接地端共接地。相比于现有技术，本技术具有如下有益效果：1、本技术能够基于低压CMOS工艺实现多电平输出。2、本技术只需要较小的芯片面积和较低的功耗。3、本技术不需要任何外部参考电压。4、本技术在输入为任意电平时都不存在击穿风险。5、本技术适用于KHz以下级别电平转换功能，当转换速率提高时需适当提高静态功耗。当输入恒定时不存在MOS管高压击穿风险。附图说明图1是现有技术中的电平转换电路示意图；图2是本技术一实施例提供的基于低压CMOS工艺的数字电平转换电路的电路示意图；图3是本技术一实施例提供的基于低压CMOS工艺的数字电平转换电路的另一电路示意图；图4是本技术一实施例提供的基于低压CMOS工艺的数字电平转换电路的再一电路示意图；图5是本技术一实施例提供的基于低压CMOS工艺的数字电平转换电路的又一电路示意图；图6是本技术一实施例提供的基于低压CMOS工艺的数字电平转换电路的又一电路示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。实施例一：请参见图2，本技术实施例提供了一种基于低压CMOS工艺的数字电平转换电路，包括第一PMOS管组、第一NMOS开关管MNSWA、第二NMOS开关管MNSWB和反相器，所述基于低压CMOS工艺的数字电平转本文档来自技高网...

【技术保护点】
1.一种基于低压CMOS工艺的数字电平转换电路，其特征在于，包括第一PMOS管组、第一NMOS开关管、第二NMOS开关管和反相器，所述基于低压CMOS工艺的数字电平转换电路具有第一直流电源输入端、第二直流电源输入端、数字信号输入端、第一数字信号输出端和第二数字信号输出端；/n所述第一PMOS管组包括第一PMOS开关管、第二PMOS开关管和M对PMOS管，每个PMOS管的源极均与自身的衬底短接，每个PMOS管的栅极均与自身的漏极短接；其中，M为大于或等于1的整数；/n所述第一PMOS开关管的源极、第二PMOS开关管的源极以及首对PMOS管的源极均与所述第一直流电源输入端连接；所述第一PMOS开关管的栅极与第一侧的首个PMOS管的栅极相连接，所述第一PMOS开关管的漏极与第二侧最末个PMOS管的栅极连接；所述第二PMOS开关管的栅极与第二侧的首个PMOS管的栅极相连接，所述第二PMOS开关管的漏极与第一侧最末个PMOS管的栅极连接；同一侧的相邻两个PMOS管为按串联二极管方式相连接；/n所述第一侧的最末个PMOS管的漏极、所述第一NMOS开关管的漏极均与所述第一数字信号输出端连接，所述第二侧的最末个PMOS管的漏极、所述第二NMOS开关管的漏极均与所述第二数字信号输出端连接；所述第一NMOS开关管的栅极、所述反相器的输入端均与所述数字信号输入端连接；所述反相器的输出端与所述第二NMOS开关管的栅极连接；所述反相器的电源端与所述第二直流电源输入端连接；所述第一NMOS开关管的源极、所述第二NMOS开关管的源极均与所述反相器的接地端共接地。/n...

【技术特征摘要】
1.一种基于低压CMOS工艺的数字电平转换电路，其特征在于，包括第一PMOS管组、第一NMOS开关管、第二NMOS开关管和反相器，所述基于低压CMOS工艺的数字电平转换电路具有第一直流电源输入端、第二直流电源输入端、数字信号输入端、第一数字信号输出端和第二数字信号输出端；
所述第一PMOS管组包括第一PMOS开关管、第二PMOS开关管和M对PMOS管，每个PMOS管的源极均与自身的衬底短接，每个PMOS管的栅极均与自身的漏极短接；其中，M为大于或等于1的整数；
所述第一PMOS开关管的源极、第二PMOS开关管的源极以及首对PMOS管的源极均与所述第一直流电源输入端连接；所述第一PMOS开关管的栅极与第一侧的首个PMOS管的栅极相连接，所述第一PMOS开关管的漏极与第二侧最末个PMOS管的栅极连接；所述第二PMOS开关管的栅极与第二侧的首个PMOS管的栅极相连接，所述第二PMOS开关管的漏极与第一侧最末个PMOS管的栅极连接；同一侧的相邻两个PMOS管为按串联二极管方式相连接；
所述第一侧的最末个PMOS管的漏极、所述第一NMOS开关管的漏极均与所述第一数字信号输出端连接，所述第二侧的最末个PMOS管的漏极、所述第二NMOS开关管的漏极均与所述第二数字信号输出端连接；所述第一NMOS开关管的栅极、所述反相器的输入端均与所述数字信号输入端连接；所述反相器的输出端与所述第二NMOS开关管的栅极连接；所述反相器的电源端与所述第二直流电源输入端连接；所述第一NMOS开关管的源极、所述第二NMOS开关管的源极均与所述反相器的接地端共接地。


2.根据权利要求1所述的基于低压CMOS工艺的数字电平转换电路，其特征在于，在所述第一侧的最末个PMOS管的漏极与所述第一NMOS开关管的漏极之间还包括J个串联二极管方式连接的PMOS管，在所述第二侧的最末个PMOS管的漏极与所述第二NMOS开关管的漏极之间还包括J个串联二极管方式连接的PMOS管，每个PMOS管的源极均与自身的衬底短接，每个PMOS管的栅极均与自身的漏极短接；其中，J为大于或等于0的整数。


3.根据权利要求1所述的基于低压CMOS工艺的数字电平转换电路，其...

【专利技术属性】
技术研发人员：肖正，胡胜发，
申请(专利权)人：安凯广州微电子技术有限公司，
类型：新型
国别省市：广东;44