逻辑电路、时序电路、电源控制电路、开关电源设备制造技术

一种时序电路(1)，包括：检测器(2)，其基于输入信号检测事件的发生；接受器(4)，接受其发生已被所述检测器检测到的所述事件；禁止器(4)，其利用所述接受器对一个事件的接受作为触发来禁止所述接受器在第一时段内接受另一事件；时钟脉冲生成器(3)，其在从所述第一时段的开始直到所述第一时段结束经过比所述第一时段短的第二时段之后的时段期间生成一个或多个时钟脉冲；确定器(5)，其基于当前状态和所述接受器接受的所述事件来确定下一状态；以及锁存器(6)，其使用所述时钟脉冲来锁存所述下一状态。所述锁存器的输出处于所述当前状态。

Logic circuit, sequential circuit, power control circuit, switching power supply equipment

【技术实现步骤摘要】
【国外来华专利技术】逻辑电路、时序电路、电源控制电路、开关电源设备
本专利技术涉及一种时序电路，以及使用该时序电路的电源控制电路和开关电源设备。此外，本专利技术涉及逻辑电路以及使用该逻辑电路的时序电路、电源控制电路和开关电源设备。
技术介绍
通常，为了实现逻辑电路的低功耗，使用时钟门控技术(例如，参见专利文献1)。在逻辑电路中，除了低功耗之外，故障输出预防也是一个重要的技术问题。这里，在图10所示的逻辑电路中，假设锁存器101和输出解码器102通过两条总线连接，并且锁存器101的输出状态从00改变为11。在这种情况下，锁存器101的输出状态在从00变为11的途中可以是01或10。例如，如果输出解码器102是XOR门，则当锁存器101的输出状态在从00变为11的途中变为01或10时，在输出解码器102的输出中出现故障。在图10所示的逻辑电路中，通过在例如输出解码器102的后级中布置专利文献2中公开的故障消除电路，可以防止故障输出。引文列表专利文献专利文献1：日本特开2008-176440号公报专利文献2：日本特开2002-208844号公报
技术实现思路
专利技术要解决的问题在时钟门控技术中，通过控制时钟信号的供应来降低功耗，但是因为用于生成所述时钟信号的所述时钟信号生成器总是运转，存在不能抑制时钟信号生成器中的功耗的问题。当在输出解码器102的后级中布置了专利文献2中公开的故障消除电路时，噪声可能影响所述故障消除电路并且导致其异常操作。结果，所述故障消除电路的输出可能变得与锁存器101的输出状态无关，因此使用所述逻辑电路的输出的控制可能变得无效。如图11所示，即使延迟电路103和锁存器104被添加到图10所示的逻辑电路，也存在同样的问题。鉴于上述情况，本专利技术的第一目的是提供一种能够进一步降低功耗的时序电路以及使用该时序电路的电源控制电路和开关电源设备。鉴于上述情况，本专利技术的第二目的是提供一种可以防止故障输出并且不会发生失控状态的逻辑电路以及使用该逻辑电路的时序电路、电源控制电路和开关电源设备。解决问题的手段本说明书中公开的时序电路包括：检测器，其被布置为基于输入信号检测事件的发生；接受器，其被布置为接受其发生已被所述检测器检测到的所述事件；禁止器，其被布置为使用所述接受器对一个事件的接受作为触发来禁止所述接受器在第一时段内接受另一事件；时钟脉冲生成器，其被布置为在从所述第一时段的开始直到所述第一时段结束经过比所述第一时段短的第二时段之后的时段期间生成一个或多个时钟脉冲；确定器，其被布置为基于当前状态和所述接受器接受的所述事件来确定下一状态；以及锁存器，其被布置为使用所述时钟脉冲来锁存所述下一状态，其中，所述锁存器的输出处于所述当前状态(第一结构)。在具有上述第一结构的所述时序电路中，所述事件的发生定时可以不与任何时钟信号同步(第二结构)。在具有上述第一或第二结构的所述时序电路中，所述禁止器可以禁止所述接受器接受所述第一时段结束之后直到第三时段经过的每个事件(第三结构)。在具有上述第一至第三结构中的任一种结构的所述时序电路中，所述检测器可以基于所述当前状态和所述输入信号的状态来检测所述事件的类型，并且将所述事件的类型通知给所述接受器(第四结构)。在具有上述第一至第四结构中的任一种结构的所述时序电路中，所述第二时段可以比所述锁存器的设置时间长(第五结构)。在具有第五结构的所述时序电路中，所述第二时段可以比所述接受器的亚稳状态衰减所需的时间和所述锁存器的所述设置时间的总时间长(第六结构)。在具有上述第一至第六结构中的任一种结构的所述时序电路中，所述检测器可以基于所述输入信号的电平来检测所述事件的发生(第七结构)。在具有上述第一至第七结构中的任一种结构的所述时序电路中，所述时钟脉冲生成器可以根据所述时序电路的操作环境温度来改变所述第二时段的长度(第八结构)。此外，本说明书中公开的控制开关电源设备的状态的电源控制电路包括具有上述第一至第八结构中的任一种结构的所述时序电路(第九结构)。在具有第九结构的所述电源控制电路中，所述时钟脉冲生成器可以根据所述开关电源设备的输入电压来改变所述第二时段的长度(第十结构)。此外，本说明书中公开的开关电源设备包括具有第八或第九结构的所述电源控制电路，以及被布置为从所述开关电源设备的输入电压生成所述开关电源设备的输出电压的开关输出级(第十一结构)。本说明书中公开的逻辑电路包括：锁存器，其被布置为使用时钟脉冲来锁存输入信号的状态；第一组合逻辑，其被布置为生成并输出与从所述锁存器输出的信号的状态相对应的信号；第二组合逻辑，其被布置为生成并向所述锁存器输出与所述输入信号相同的信号的状态相对应的信号；选择器，其被布置为选择并输出所述第一组合逻辑的输出信号和所述第二组合逻辑的输出信号中的一个，其中，所述第一组合逻辑和所述第二组合逻辑具有相同的逻辑结构(第十二结构)。在具有上述第十二结构的所述逻辑电路中，所述选择器可以在由所述锁存器锁存的所述信号的状态改变之前或同时，将要从所述第一组合逻辑的所述输出信号中选择的信号切换成所述第二组合逻辑的所述输出信号，并且稍后将要选择的所述信号返回到所述第一组合逻辑的所述输出信号(第十三结构)。在具有上述第十三结构的所述逻辑电路中，在所述选择器将要从所述第一组合逻辑的所述输出信号中选择的所述信号切换成所述第二组合逻辑的所述输出信号之后直到所述选择器将要选择的所述信号返回到所述第一组合逻辑的所述输出信号为止的时段可以与和所述时钟脉冲的脉冲宽度相对应的时间基本相同的长度(第十四结构)。此外，本说明书中公开的另一时序电路包括具有第十二至第十四结构中的任一种结构的所述逻辑电路，以及被布置为基于从所述锁存器输出的信号的状态和事件来确定输入到所述锁存器的信号的状态的确定器(第十五结构)。此外，本说明书中公开的控制开关电源设备的状态的另一电源控制电路包括具有上述第十五结构的所述时序电路(第十六结构)。此外，本说明书中公开的另一开关电源设备包括具有上述第十六结构的所述电源控制电路以及被布置为从所述开关电源设备的输入电压生成所述开关电源设备的输出电压的开关输出级(第十七结构)。专利技术的效果根据本说明书中公开的本专利技术的一个方面，可以提供一种能够实现低功耗的时序电路以及使用该时序电路的电源控制电路和开关电源设备。根据本说明书中公开的本专利技术的另一方面，可以提供一种可以防止故障输出并且不会发生失控状态的逻辑电路以及使用该逻辑电路的时序电路、电源控制电路和开关电源设备。附图说明图1是示出根据第一实施方式的时序电路的结构的框图。图2是示出图1中所示的时序电路的操作示例的时序图。图3是示出延迟时间与输入电压之间的关系的曲线图。图4是示出延迟时间与操作环境温度之间的关系的曲线图。图5是示出根据第二实施方式的时序电路的结构的框图。图6是示出图本文档来自技高网...

【技术保护点】
1.一种时序电路，其包括：/n检测器，其被布置为基于输入信号检测事件的发生；/n接受器，其被布置为接受其发生已被所述检测器检测到的所述事件；/n禁止器，其被布置为使用所述接受器对一个事件的接受作为触发来禁止所述接受器在第一时段内接受另一事件；/n时钟脉冲生成器，其被布置为在从所述第一时段的开始直到所述第一时段结束经过比所述第一时段短的第二时段之后的时段期间生成一个或多个时钟脉冲；/n确定器，其被布置为基于当前状态和所述接受器接受的所述事件来确定下一状态；以及/n锁存器，其被布置为使用所述时钟脉冲来锁存所述下一状态，其中，/n所述锁存器的输出处于所述当前状态。/n

【技术特征摘要】
【国外来华专利技术】20171010 JP 2017-197076;20171010 JP 2017-1970771.一种时序电路，其包括：
检测器，其被布置为基于输入信号检测事件的发生；
接受器，其被布置为接受其发生已被所述检测器检测到的所述事件；
禁止器，其被布置为使用所述接受器对一个事件的接受作为触发来禁止所述接受器在第一时段内接受另一事件；
时钟脉冲生成器，其被布置为在从所述第一时段的开始直到所述第一时段结束经过比所述第一时段短的第二时段之后的时段期间生成一个或多个时钟脉冲；
确定器，其被布置为基于当前状态和所述接受器接受的所述事件来确定下一状态；以及
锁存器，其被布置为使用所述时钟脉冲来锁存所述下一状态，其中，
所述锁存器的输出处于所述当前状态。


2.根据权利要求1所述的时序电路，其中，所述事件的发生定时不与任何时钟信号同步。


3.根据权利要求1或权利要求2所述的时序电路，其中，所述禁止器禁止所述接受器接受所述第一时段结束之后直到第三时段经过的每个事件。


4.根据权利要求1至3中任一项所述的时序电路，其中，所述检测器基于所述当前状态和所述输入信号的状态来检测所述事件的类型，并且将所述事件的类型通知给所述接受器。


5.根据权利要求1至4中任一项所述的时序电路，其中，所述第二时段比所述锁存器的设置时间长。


6.根据权利要求5所述的时序电路，其中，所述第二时段比所述接受器的亚稳状态衰减所需的时间和所述锁存器的所述设置时间的总时间长。


7.根据权利要求1至6中任一项所述的时序电路，其中，所述检测器基于所述输入信号的电平来检测所述事件的发生。


8.根据权利要求1至7中任一项所述的时序电路，其中，所述时钟脉冲生成器可以根据所述时序电路的操作环境温度来改变所述第二时段的长度。


9.一种逻辑电路，其包括：
锁...

【专利技术属性】
技术研发人员：鹤山元规，立石哲夫，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本;JP