具有针对混合结合的光电传感器阵列的交错字线转变的DRAM制造技术

一种图像传感器具有多个块，每个块具有多个像素；每个块使用单独的模拟‑数字转换器(ADC)。ADC将数字化图像馈送到图像DRAM中，且图像DRAM将数字化图像馈送到对准缓冲器，继而将图像提供到图像处理器。ADC使用交错、重叠的字线以超长字的形式将数字化图像数据馈送到图像DRAM中，以写入每个超长字。成像方法，包括：将光电传感器阵列暴露于光；在像素的每个块内依次读取阵列的像素，同时读取每个块中的一个像素；以及在针对每个块的单独的ADC中将像素数字化。使用交错、重叠的字线将具有来自每个块的一个像素的数字化像素作为超长字并行地写入图像DRAM。将来自图像DRAM的像素读取到对准缓冲器中并因此读取到图像处理器。

DRAM with interleaved line transition for hybrid combined photoelectric sensor array

【技术实现步骤摘要】
具有针对混合结合的光电传感器阵列的交错字线转变的DRAM
本申请涉及图像传感器及形成数字图像并将数字图像转移到图像处理器的方法。
技术介绍
光电传感器阵列可以与原始图像读出-存储电路(readoutandraw-imagestoragecircuits)相关联，其中原始图像读出-存储电路提供数据的顺序与阵列内像素的顺序不同。例如，典型的、逐像素结合的叠层晶片(bond-per-pixelstacked-wafer)光电传感器设计具有像素阵列裸片，其中像素按组排列，每个组包含8、16、32或64个像素，所述组中的每个像素通过模拟-数字转换器(ADC)依次读取到至少第二个裸片上的随机存取存储器(RAM)图像存储器中。在某些系统中，RAM可以是动态RAM(DRAM)。用于帧存储器的DRAM的字长可能会很大。在具有图像传感器的特定实施方式中，如果图像传感器具有640×512个块，每块为64个像素，每行具有640个块，每个ADC均为12位(bit)，那么单个行的写入宽度可以是7680位。由于帧的所有512个行可以同时写入到图像DRAM中，因此可以本文档来自技高网...

【技术保护点】
1.一种图像传感器，包括：/n像素阵列，配置成感测光并被配置成多个块；/n其中，每个像素块联接到适于提供数字化图像数据的单独的模拟-数字转换器ADC；/n所述ADC联接成以超长字的形式将数字化图像数据馈送到图像动态随机存取存储器DRAM中，所述图像动态随机存取存储器DRAM配置成使用交错字线写入每个超长字；以及/n所述图像动态随机存取存储器DRAM联接成将数字化图像数据提供到对准缓冲器；/n其中，所述对准缓冲器配置成将数字化图像数据提供到图像处理器。/n

【技术特征摘要】
20181114 US 16/191,0411.一种图像传感器，包括：
像素阵列，配置成感测光并被配置成多个块；
其中，每个像素块联接到适于提供数字化图像数据的单独的模拟-数字转换器ADC；
所述ADC联接成以超长字的形式将数字化图像数据馈送到图像动态随机存取存储器DRAM中，所述图像动态随机存取存储器DRAM配置成使用交错字线写入每个超长字；以及
所述图像动态随机存取存储器DRAM联接成将数字化图像数据提供到对准缓冲器；
其中，所述对准缓冲器配置成将数字化图像数据提供到图像处理器。


2.根据权利要求1所述的图像传感器，其中，所述图像动态随机存取存储器DRAM配置成以比所述超长字窄的字被读取到所述对准缓冲器，所述对准缓冲器以比所述超长字窄的字写入。


3.根据权利要求2所述的图像传感器，其中，多个所述交错字线具有至少一个沿，在相同阵列写入周期中，所述至少一个沿从所述交错字线前面的一个字线起延迟两个时钟周期。


4.根据权利要求2所述的图像传感器，其中，多个所述交错字线具有至少一个沿，所述至少一个沿从所述交错字线前面的一个字线起延迟模拟延迟。


5.根据权利要求2所述的图像传感器，其中，多个所述交错字线具有至少...

【专利技术属性】
技术研发人员：陈家明，钟植羅，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：美国;US