【技术实现步骤摘要】
字线控制方法、字线控制电路装置以及半导体存储器
本专利技术涉及半导体集成电路
，具体涉及一种字线控制方法、字线控制电路装置以及半导体存储器。
技术介绍
存储器芯片的成品通常会有一些缺陷：存储电容较小，每个存储电容的容量可能是标准存储电容的容量的一半，或者存储电容之间的接触区断开或者阻抗太大等问题。本领域技术人员通常经过测试来找出这些缺陷。例如，要测试存储电容是否变小，通常的测试方法是通过打开相邻两条字线来控制两个存储电容同时打开，得到的测试结果等于标准存储电容的测试结果，说明存储器芯片中的这两个存储电容具有容量太小的缺陷。通过打开相邻两条字线进行测试的原因是，即使其中一条字线坏掉，还可以继续完成测试。此时，得到的测试结果小于标准存储电容的测试结果，说明存储器芯片中的这个存储电容具有容量太小的缺陷。然而，前述的这种测试方式对存储电容小的缺陷测试并不准确。由于相邻两个存储电容共用一个接触区，一旦接触区也发生故障，那么无论是同时打开两条字线，还是只打开其中一条字线，均无法确定存储芯片是不是存储电容小的缺陷。在...
【技术保护点】
1.一种字线控制方法，其特征在于，包括：/n获取行地址输入信号；/n获取测试模式信号；/n对所述行地址输入信号和所述测试模式信号进行逻辑及译码处理，生成行地址控制信号，所述行地址控制信号包括至少两位有效开启信号；/n根据至少两位所述有效开启信号控制非相邻的至少两条字线同时打开。/n
【技术特征摘要】
1.一种字线控制方法，其特征在于，包括：
获取行地址输入信号；
获取测试模式信号；
对所述行地址输入信号和所述测试模式信号进行逻辑及译码处理，生成行地址控制信号，所述行地址控制信号包括至少两位有效开启信号；
根据至少两位所述有效开启信号控制非相邻的至少两条字线同时打开。
2.如权利要求1所述的方法，其特征在于，所述行地址输入信号包括多个行地址信号，对所述行地址输入信号和所述测试模式信号进行逻辑及译码处理，生成行地址控制信号的步骤包括：
将所述测试模式信号进行反相运算，生成反相测试信号；
从所述多个行地址信号中任选一个，将所述反相测试信号与已选取的行地址信号进行与非逻辑运算，生成反相输出行地址；
对所有的所述行地址信号进行反相逻辑运算，生成对应的多个反相行地址信号；
已选取的行地址信号对应的反相行地址信号与所述反相测试信号进行与逻辑运算，生成正相输出行地址；
将所述反相输出行地址、所述正相输出行地址、未选取的行地址信号以及未选取的反相行地址信号进行译码处理，得到所述行地址控制信号。
3.如权利要求2所述的方法，其特征在于，将所述反相输出行地址、所述正相输出行地址、未选取的行地址信号以及未选取的反相行地址信号进行译码处理，得到所述行地址控制信号的步骤包括：
将所述反相输出行地址、所述正相输出行地址、未选取的行地址信号以及未选取的反相行地址信号进行一级译码处理，得到第一行地址控制信号，所述第一行地址控制信号包括至少两位有效开启信号，所述有效开启信号用于控制非相邻至少两条字线同时打开；
将所述第一行地址控制信号进行二级译码处理，得到第二行地址控制信号，所述第二行地址控制信号用于控制非相邻至少两条字线同时打开。
4.一种字线控制电路装置，其特征在于，包括测试模式输入模块、行地址输入模块以及逻辑译码处理器，测试模式输入模块输出端和行地址输入模块的输出端连接至所述逻辑译码处理器的信号输入端，所述逻辑译码处理器的信号输出端与存储阵列的多条字线对应连接；
所述测试模式输入模块用于接收测试模式信号，所述行地址输入模块用于接收多个行地址信号，所述逻辑译码处理器用于对所述多个行地址信号和所述测试模式信号进行逻辑及译码处理，生成行地址控制信号，所述行地址控制信号包括至少两位有效开启信号，用于控制非相邻的至少两条字线同时打开。
5.如权利要求4所述的装置，其特征在于，所述测试模式输入模块包括测试模式输入端、第一反相器以及所述测试模式输出端，所述测试模式输入端用于接收所述测试模式信号，所述第一反相器用于将所述测试模式信号进行反相运算，生成反相测试...
【专利技术属性】
技术研发人员：张良，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。