存储计算阵列及模组、数据计算方法技术

本发明专利技术提供一种存储计算阵列及模组、数据计算方法，采用存储单元形成用于计算的阵列，存储单元由依次串接的存储节点组成，存储节点包括开关器件和阻式存储器，开关器件与阻式存储器串联或并联，存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定。由于阻式存储器具有不同的阻态，可以通过开关器件的开关状态使得阻式存储器处于不同的阻态，使得存储单元处于所需的写入阻值，从而，可以快速的实现存储节点的写入操作。

Storage computing array and module, data computing method

【技术实现步骤摘要】
存储计算阵列及模组、数据计算方法
本专利技术涉及集成电路设计领域，特别涉及一种存储计算阵列及模组、数据计算方法。
技术介绍
矩阵乘法计算是一种常见的计算模式，通常需要大量的计算资源。神经网络是模仿动物神经网络行为特征，进行分布式并行信息处理的算法模型，这种算法模型广泛应用于人工智能领域。在神经形态计算处理过程中，包含了大量的矩阵运算，存储计算一体化芯片，也称作类脑芯片或突触芯片应运而生，其是利用模拟信号与模拟存储阵列之间的电流电压关系进行大规模矩阵运算，进而模拟突触行为。而模拟存储阵列是由存储器构成，在每次矩阵运算时，需要先将模拟值写入到存储器中，而写入的过程是通过反复与目标电流比较实现的，写入操作时间长。此外，存储器的存储精度是有限的，但为了与现有神经网络深度学习的构架相匹配，需要模拟存储器有更多态的精度，以能够携带更多的信息量。
技术实现思路
有鉴于此，本专利技术旨在解决上述问题之一，提供一种存储计算阵列及模组、数据计算方法，实现更快的写入操作。为实现上述目的，本专利技术有如下技术方案：一种存储计算阵列，包括：阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联，所述存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定；阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接。可选地，所述阻式存储器包括阻变存储器、相变存储器、铁电存储器或磁阻存储器。可选地，所述开关器件与阻式存储器并联，当向存储单元写入阻值时，信号输入端和信号输出端用于连接偏置电压。可选地，所述开关器件与阻式存储器串联，所述存储单元中存储节点之间还设置有信号端，当向存储单元写入阻值时，存储节点两端的信号端用于连接偏置电压而向存储节点写入阻值。可选地，当向存储单元写入阻值时，通过奇偶交错的方式完成所有存储节点的读取和写入。可选地，各阻式存储器具有不同的阻态值。可选地，该存储计算阵列还包括与存储单元串联的使能器件，所述使能器件用于在非使能信号时，使得存储单元处于断开状态。可选地，所述使能器件为单个MOS器件或CMOS传输门可选地，所述开关器件为单个MOS器件或CMOS传输门。一种数据计算方法，采用存储计算阵列进行计算，所述存储计算阵列包括：阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联；阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接；所述计算方法包括：控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变阻式存储器的阻态，以获得存储单元的写入阻值；在信号输入端加载输入信号，并从信号输出端获得输出值，所述输出值用于表征计算值。可选地，所述开关器件与阻式存储器并联，当进行存储单元的写入时，信号输入端和信号输出端用于连接偏置电压。可选地，所述开关器件与阻式存储器串联，所述存储单元中存储节点之间还设置有信号端，当进行存储单元的写入时，存储节点两端的信号端用于连接偏置电压而向存储节点写入阻值。可选地，各阻式存储器具有不同的阻态值。一种存储装置，包括：上述任一的存储计算阵列；写入控制单元，用于控制存储单元的写入，所述写入包括：通过控制开关器件的开关状态来改变不同阻式存储器的阻态，以获得存储单元的写入阻值；输入单元，用于在信号输入端加载输入信号；输出单元，用于从信号输出端获得输出值，所述输出值用于表征计算值。本专利技术提供的存储计算阵列及模组、数据计算方法，采用存储单元形成用于计算的阵列，存储单元由依次串接的存储节点组成，存储节点包括开关器件和阻式存储器，开关器件与阻式存储器串联或并联，存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定。由于阻式存储器具有不同的阻态，可以通过开关器件的开关状态使得阻式存储器处于不同的阻态，使得存储单元处于所需的写入阻值，从而，可以快速的实现存储节点的写入操作。进一步地，存储单元中的各阻式存储器可以具有不同的阻态值，这样，可以使得串联后的存储单元的电阻能够携带更大的信息量，提高存储单元的精度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了根据本专利技术实施例一的存储计算阵列的结构示意图；图2示出了根据本专利技术实施例一的存储计算阵列中存储单元的结构一示意图；图3示出了根据本专利技术实施例一的存储计算阵列中存储单元的结构二示意图；图4示出了根据本专利技术实施例二的存储计算阵列的结构示意图；图5示出了根据本专利技术实施例二的存储计算阵列中存储单元的结构示意图；图6示出了根据本专利技术实施例的存储计算阵列中存储单元的阻态及精度的曲线示意图；图7为根据本专利技术实施例的存储装置的结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。参考图1-5所示，本申请提出了一种存储计算阵列，包括：阵列排布的存储单元10，各所述存储单元10包括多个依次串接的存储节点12，每个存储节点12包括开关器件T和阻式存储器R，所述开关器件T与阻式存储器R串联或并联，所述存储单元10的写入阻值通过控制开关器件T的开关状态来改变阻式存储器R的阻态而确定；阵列中存储单元10的两端连接有信号端，其中之一为信号输入端a且沿第一方向依次连接，另一为信号输出端b且沿第二方向依次连接。在本申请实施例中，参考图1和图4所示，由阵列排布的多个存储单元10构成存储计算阵列，该阵列由存储器件构成，可以用于阵列计算，典型地，可以用作神经网络的矩阵运算。其中，存储单元10包括多个依次串接的存储节点，每个存储节点12包括开关器件T和阻式存储器R，在一些实施例中，参考图1-3所示，开关器件T与阻式存储器R并联，在另一些实施例中，参考图4和图5所示，开关器件T与阻式存储器R串联，阻式存储器具R有不同的阻态，通常地，包括高阻态和低阻态，阻式存储器R用于存储及计算，阻式存储器R例如可以为阻变存储器、相变存储器、铁电存储器或磁阻存储器等。存储节点12中阻式存储本文档来自技高网...

【技术保护点】
1.一种存储计算阵列，其特征在于，包括：/n阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联，所述存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定；/n阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接。/n

【技术特征摘要】
1.一种存储计算阵列，其特征在于，包括：
阵列排布的存储单元，各所述存储单元包括多个依次串接的存储节点，每个存储节点包括开关器件和阻式存储器，所述开关器件与阻式存储器串联或并联，所述存储单元的写入阻值通过控制开关器件的开关状态来改变阻式存储器的阻态而确定；
阵列中存储单元的两端连接有信号端，其中之一为信号输入端且沿第一方向依次连接，另一为信号输出端且沿第二方向依次连接。


2.根据权利要求1所述的存储计算阵列，其特征在于，所述阻式存储器包括阻变存储器、相变存储器、铁电存储器或磁阻存储器。


3.根据权利要求1所述的存储计算阵列，其特征在于，所述开关器件与阻式存储器并联，当向存储单元写入阻值时，信号输入端和信号输出端用于连接偏置电压。


4.根据权利要求1所述的存储计算阵列，其特征在于，所述开关器件与阻式存储器串联，所述存储单元中存储节点之间还设置有信号端，当向存储单元写入阻值时，存储节点两端的信号端用于连接偏置电压而向存储节点写入阻值。


5.根据权利要求4所述的存储计算阵列，其特征在于，当向存储单元写入阻值时，通过奇偶交错的方式完成所有存储节点的读取和写入。


6.根据权利要求1所述的存储计算阵列，其特征在于，还包括校正单元，所述校正单元用于将输出端的运算结果去除系统误差，以输出校正后的运算结果，所述系统误差为第二方向上各存储单元的恒定漏电。


7.根据权利要求1所述的存储计算阵列，其特征在于，各阻式存储器具有不同的阻态值。


8.根据权利要求1-7中任一项所述的存储计算阵列，其特征在于，还包括与存储单元串联的使能器件，所述使能器件用于在非使能信号时，使得存储单元处于断开状态。


9.根据权利要求8所述的存储计算阵列，其特征在于，所述使能器...

【专利技术属性】
技术研发人员：赵毅，鲁辞莽，高世凡，
申请(专利权)人：浙江大学，杭州闪亿半导体有限公司，
类型：发明
国别省市：浙江;33