一种随机多相时钟产生电路制造技术

一种随机多相时钟产生电路，包括随机编码模块、编码队列模块和编码转时钟模块，随机编码模块包括一个第一寄存器，编码队列模块包括M‑1个级联的第二寄存器，将M个子时钟信号对应编号，M个编号进行编码并分别作为一个第一寄存器和M‑1个第二寄存器的初始存储值；编码队列模块用于在主时钟信号的每个时钟周期将级联的最后一个第二寄存器存储的编码输出到随机编码模块和编码转时钟模块；随机编码模块用于在主时钟信号的每个时钟周期内，从存储在第一寄存器中的编码和编码队列模块输出的编码中随机选择一个编码输出到编码队列模块中级联的第一个第二寄存器；编码转时钟模块用于输出与编码队列模块输出的编码对应的子时钟信号。

A random multiphase clock generator

【技术实现步骤摘要】
一种随机多相时钟产生电路
本专利技术属于数模混合集成电路
，涉及时钟产生电路，尤其涉及一种随机多相时钟产生电路。
技术介绍
通信技术的发展对模拟数字转换器(ADC)的速度和精度提出了更高的要求。时间交织模数转换器(Time-interleavedADC，TI-ADC)是一种将多个模数转换器并联工作的结构，这种结构不需要每个子模数转换器拥有很快的工作速度，但在时间交织的状态下系统整体的工作速度可以得到成倍的增加。理论上，在子模数转换器工作速度不变的条件下，通道数越多，整体的速度越快。但由于不同子模数转换器之间存在采样时间失配、增益失配等非理想因素，模数转换器整体的动态性能会严重下降。因此，很多校正技术和优化技术被提出用来解决TI-ADC的各种失配。其中随机通道优化技术可以减小失配对TI-ADC的动态性能的影响，此项技术需要通道按照某种特定的随机化顺序交替工作，而不是按照固定的顺序工作，这使得失配对ADC的影响也随机化，失配贡献的杂散能量被平摊在噪底上，有利于提高无杂散动态范围(Spurious-freeDynamicRange，SF本文档来自技高网...

【技术保护点】
1.一种随机多相时钟产生电路，其特征在于，包括随机编码模块、编码队列模块和编码转时钟模块，所述随机编码模块包括一个第一寄存器，所述编码队列模块包括M-1个级联的第二寄存器，其中M为大于1的正整数；/n所述第一寄存器和每一个第二寄存器的时钟端均连接主时钟信号，复位端均连接复位信号；/n所述随机多相时钟产生电路能够随机输出M个子时钟信号，将M个子时钟信号对应编号，M个编号进行编码并分别作为一个第一寄存器和M-1个第二寄存器的初始存储值；/n所述编码队列模块在所述主时钟信号的每个时钟周期将级联的最后一个第二寄存器存储的编码输出到随机编码模块和编码转时钟模块；/n所述随机编码模块在所述主时钟信号的每个...

【技术特征摘要】
1.一种随机多相时钟产生电路，其特征在于，包括随机编码模块、编码队列模块和编码转时钟模块，所述随机编码模块包括一个第一寄存器，所述编码队列模块包括M-1个级联的第二寄存器，其中M为大于1的正整数；
所述第一寄存器和每一个第二寄存器的时钟端均连接主时钟信号，复位端均连接复位信号；
所述随机多相时钟产生电路能够随机输出M个子时钟信号，将M个子时钟信号对应编号，M个编号进行编码并分别作为一个第一寄存器和M-1个第二寄存器的初始存储值；
所述编码队列模块在所述主时钟信号的每个时钟周期将级联的最后一个第二寄存器存储的编码输出到随机编码模块和编码转时钟模块；
所述随机编码模块在所述主时钟信号的每个时钟周期内，从存储在所述第一寄存器中的编码和所述编码队列模块输出的编码中随机选择一个编码输出到所述编码队列模块中级联的第一个第二寄存器；
所述编码转时钟模块用于输出与所述编码队列模块输出的编码对应的子时钟信号。


2.根据权利要求1所述的随机多相时钟产生电路，其特征在于，所述随机编码模块还包括使用同一个...

【专利技术属性】
技术研发人员：宁宁，胡宇峰，田明，张俊杰，李靖，于奇，
申请(专利权)人：电子科技大学，上海华力微电子有限公司，
类型：发明
国别省市：四川;51