一种面向处理器芯片的静电放电抗扰度测试方法技术

本发明专利技术涉及集成电路检测技术领域，公开一种面向处理器芯片的静电放电抗扰度测试组件及方法，以提高测试的精细度和便利性。本发明专利技术组件包括：分别用于测试IC芯片不同引脚抗扰度的无电容探针和带电容探针；探针连接器，一端用于连接静电放电发生器的输出端，一端用于能拆卸的连接所述无电容探针或所述带电容探针。所述带电容探针所携带的电容为能串联在所述探针连接器与被测高速DDR芯片单端信号引脚之间的耦合电容。所述无电容探针用于将所述探针连接器与高速DDR芯片差分信号的引脚进行连接；且所述组件还包括：针对差分引脚设置有并联的耦合电容将以对接被测高速DDR芯片差分信号双端引脚的定制PCB测试板。

A test method of ESD immunity for processor chip

【技术实现步骤摘要】
一种面向处理器芯片的静电放电抗扰度测试方法
本专利技术涉及集成电路检测
，尤其涉及一种面向处理器芯片的静电放电抗扰度测试组件及方法。
技术介绍
ESD(Electro-staticdischarge，静电放电)是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。ESD测试即静电放电测试，用来对电子和电气设备直接来自操作者和对近邻物体的静电放电时的抗扰能力进行验证。因为静电通常瞬间电压非常高(大于几千伏)，是造成电子元器件或者集成电路造成过度电应力(EOS：ElectricalOverStress)的主要元凶；作为电子工业的损坏原因之一，会影响生产合格率，制造成本，产品质量。随着集成电路产品的制造工艺不断发展，集成电路的抗静电损伤能力需要被更精确的测量。目前只有系统级的静电放电标准ISO10605、IEC61000-4-2，以及根据系统级标准发布的测试控制装置，如：专利公开号：CN106526366A。在标准GenericICEMCTestSpecification中本文档来自技高网...

【技术保护点】
1.一种面向处理器芯片的静电放电抗扰度测试组件，其特征在于，包括：/n分别用于测试IC芯片不同引脚抗扰度的无电容探针和带电容探针；/n探针连接器，一端用于连接静电放电发生器的输出端，一端用于能拆卸的连接所述无电容探针或所述带电容探针。/n

【技术特征摘要】
1.一种面向处理器芯片的静电放电抗扰度测试组件，其特征在于，包括：
分别用于测试IC芯片不同引脚抗扰度的无电容探针和带电容探针；
探针连接器，一端用于连接静电放电发生器的输出端，一端用于能拆卸的连接所述无电容探针或所述带电容探针。


2.根据权利要求1所述的组件，其特征在于，所述带电容探针所携带的电容为能串联在所述探针连接器与被测高速DDR芯片单端信号引脚之间的耦合电容。


3.根据权利要求2所述的组件，其特征在于，所述无电容探针用于将所述探针连接器与高速DDR芯片差分信号的引脚进行连接；且所述组件还包括：
针对差分引脚设置有并联的耦合电容将以对接被测高速DDR芯片差分信号双端引脚的定制PCB测试板。


4.根据权利要求1至3任一所述的组件，其特征在于，所述静电放电发生器采用脉冲电压、频率能设置的静电放电发生器。


5.根据权利要求4所述的组件，其特征在于，所述静电放电发生器与所述探针连接器之间还设有衰减器。


6.根据权利要求4所述的组件，其特征在于，所述无电容探针还用于将所述探针连接器与高速DDR芯片之外的IC芯片的引脚进行连接。


7.一种面向处理器芯...

【专利技术属性】
技术研发人员：吴建飞，李雅菲，张红丽，郑亦菲，李宏，吴健煜，王宏义，郑黎明，刘培国，
申请(专利权)人：天津市滨海新区军民融合创新研究院，中国人民解放军国防科技大学，
类型：发明
国别省市：天津;12