居中等比预测电路制造技术

居中等比预测电路，涉及电子技术和电力、通信等领域，解决现有信号同步系统中预测同步信号延迟时存在设计过程复杂的问题，包括输入端INA，输入端INB，输出端，时钟输入端，第一D触发器，第二D触发器，第三D触发器，第四D触发器，第一与门，第二与门，第二或门，非门，第一数据锁存器，第二数据锁存器，第三数据锁存器，可逆计数器，计数器，减法器，第一比较器，第二比较器，第一或门和T触发器；本新型的电路可以根据两个输入信号的不同相位，自动输出一个即比先到信号滞后，又比后到信号超前的信号；超前与滞后的时间数量可以始终保持相等，与输入信号的频率和相位差都没有关系，输出信号的边沿始终位于两个输入信号边沿的正中间。

Center Proportional prediction circuit

【技术实现步骤摘要】
居中等比预测电路
本技术涉及电子技术和电力、通信等领域，具体涉及一种居中等比预测电路。
技术介绍
在电子、通信、电力及其他需要精准时钟同步的大型电子系统中，经常需要用统一的一个时钟信号同步多个子系统。处于同一机房的各子系统，现场施工电缆需要通过桥架或地沟布设，实际线路长度短则十几米，长则上百米。有时还分布在不同的楼层，电缆可能会长达几百米。时钟同步信号是电磁波，在电缆中的速度大约是真空光速的三分之二，也就是每二百米大约延迟一微秒。如果各系统距离差异较大或者同步信号频率较高，那么各处相位误差非常明显。目前修正各系统同步时钟误差的方法是利用延迟装置延迟附近系统同步信号的方法。也就是对近距离系统的同步信号额外增加延迟，使其与远距离的同步信号延迟量一致。在实际现场施工时，因为连接到每个子系统的电缆常需穿越各种隐蔽的沟孔，长度无法准确事先设计，所以具体延时数值只能在安装之后才能测量调整。如果在已完工的大系统中又新增加一个最远距离的子系统，那么就需要把所有其他现有子系统的延迟量全部重设一遍。
技术实现思路
本技术为了解决现有信号同步本文档来自技高网...

【技术保护点】
1.居中等比预测电路，包括输入端INA，输入端INB，输出端(OUT)，时钟输入端(OSC)，第一D触发器(U1)，第二D触发器(U2)，第三D触发器(U10)，第四D触发器(U4)，第一与门(U3)，第二与门(U11)，第二或门(U18)，非门(U5)，第一数据锁存器(U7)，第二数据锁存器(U8)，第三数据锁存器(U12)，可逆计数器(U6)，计数器(U15)，减法器(U9)，第一比较器(U13)，第二比较器(U14)，第一或门(U16)和T触发器(U17)；其特征是；/n所述输入端INA与第一D触发器(U1)的C输入端连接，输入端INB与第四D触发器(U4)的C输入端连接；/n时钟输入端...

【技术特征摘要】
1.居中等比预测电路，包括输入端INA，输入端INB，输出端(OUT)，时钟输入端(OSC)，第一D触发器(U1)，第二D触发器(U2)，第三D触发器(U10)，第四D触发器(U4)，第一与门(U3)，第二与门(U11)，第二或门(U18)，非门(U5)，第一数据锁存器(U7)，第二数据锁存器(U8)，第三数据锁存器(U12)，可逆计数器(U6)，计数器(U15)，减法器(U9)，第一比较器(U13)，第二比较器(U14)，第一或门(U16)和T触发器(U17)；其特征是；
所述输入端INA与第一D触发器(U1)的C输入端连接，输入端INB与第四D触发器(U4)的C输入端连接；
时钟输入端(OSC)分别与可逆计数器(U6)的CLK输入端，计数器(U15)的CP输入端以及T触发器(U17)的C输入端连接；
VCC分别与第一D触发器(U1)的D输入端，第二D触发器(U2)的D输入端，第三D触发器(U10)的D输入端以及第四D触发器(U4)的D输入端连接；
第一与门(U3)的输出端分别与第一D触发器(U1)的CLR异步输入端以及第二D触发器(U2)的CLR异步输入端连接，第二与门(U11)的输出端分别与第三D触发器(U10)的CLR异步输入端以及第四D触发器(U4)的CLR异步输入端连接；
第一D触发器(U1)的Q端分别与第一与门(U3)的A输入端，非门(U5)的输入端以及第二或门(U18)的A输入端连接，第二D触发器(U2)的Q端与第一与门(U3)的B输入端连接，第三D触发器(U10)的Q端分别与第二与门(U11)的A输入端以及第二或门(U18)的B输入端连接，第四D触发器(U4)的Q端与第二与门(U11)的B输入端连接，第二或门(U18)的输出端分别与可逆计数器(U6)的CE输入端，第一数据锁存器(U7)的C输入端以及第二数据锁存器(U8)的C输入端连接；
非门(U5)的输出端与可逆计数器(U6)的输入端连接，可逆计数器(U6)的输出端Q[N..0]通过N+1条数据线与第一数据锁存器(U7)的D[N..0]输入端连接，第一数据锁存器(U7)的Q[N..0]输出端通过D[N..0]数据总线与减法器(U9)的A输入端连接，第一数据锁存器(U7)的Q[N..1]输出端通过D[N..1]数据总线与第二数据锁存器(U8)的D[N-1..0]输入端连接；
第二数据锁存器(U8)的Q[N..0]输出端与减法器(U9)的B输入端连接，减法器(U9)的Y输出端与第三数据锁存器(U12)的D[N..0]输入端连接，
第三数据锁存器(U12)的Q[N..0]输出端通过P[N..0]数据总线与第一比较器(U13)的A输入端连接，
第三数据锁存器(U12)的Q[N..0]输出端通过数据总线P[N..1]与第二比较器(U14)的B输入端连接，第二比较器(U14)的输出端与第一或门(U16)的B输入端连接；
计数器(U15)的Q[N..0]输出端通过数据总线Q[N..0]与第一比较器(U13)的B输入端连接，计数器(U15)的Q[N-1..0]输出端通过数据总线Q[N-1..0]与第二比较器(U14)的A输入端连接；
第一比较器(U13)的输出端分别与计数器(U15)的CLR输入端以及第一或门(U16)的A输入端连接，第一或门(U16)的输出端与T触发器(U17)的T输入端连接；
T触发器(U17)的Q输出端分别与第三数据锁存器(U12)的C输入端，第二D触发器(U2)的C输入端、第三D触发器(U10)的C输入端以及输出端(OUT)连接。


2.根据权利要求1所述的居中等比预测电路，其特征在于；同步信号输出电路信号输出周期与输入数值存在线性关系；第三数据...

【专利技术属性】
技术研发人员：焦杰，刘志，汪涛，张军武，
申请(专利权)人：长春思拓电子科技有限责任公司，焦杰，
类型：新型
国别省市：吉林;22