半导体基板制造技术

一种半导体基板，包括基板、第一金属氧化物半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层及第二金属氧化物半导体层。第一晶体管包括第一金属氧化物半导体层的第一金属氧化物半导体图案、第一导电层的第一栅极、第二导电层的第一源极和第二导电层的第一漏极。第二晶体管包括第一金属氧化物半导体层的第二金属氧化物半导体图案、第一导电层的第二栅极、第二导电层的第二源极、第二导电层的第二漏极和第二金属氧化物半导体层的第三金属氧化物半导体图案。

【技术实现步骤摘要】
半导体基板
本专利技术涉及一种半导体基板，且特别涉及一种具有多种晶体管的半导体基板。
技术介绍
近年来，各种显示装置的应用迅速发展，而薄膜晶体管是一种广泛应用于显示技术的半导体元件，例如：应用在液晶显示器(liquidcrystaldisplay，LCD)、有机发光二极管(organiclightemittingdiode,OLED)显示器、微型发光二极管(μLED；mini-LED)显示器及电子纸(electronicpaper,E-paper)等显示器中。目前业界使用的薄膜晶体管可根据使用的半导体层的材料来做区分，包括非晶硅薄膜晶体管(amorphoussiliconTFT,a-SiTFT)、多晶硅薄膜晶体管(polysiliconTFT)及金属氧化物半导体薄膜晶体管(metaloxidesemiconductorTFT)。其中，金属氧化物半导体薄膜晶体管的金属氧化物半导体材料一般为非晶相(amorphous)结构，故较没有应用于大尺寸面板上均匀性不佳的问题，且可利用多种方式成膜，例如溅镀(sputter)、旋涂(spin-on)及印刷(inkjetprinting)等方式。由于金属氧化物半导体薄膜晶体管的载子迁移率可较非晶硅薄膜晶体管高数倍以上且具有上述制程优势，故目前市场上已有一些应用金属氧化物半导体薄膜晶体管的商品上市。然而，金属氧化物半导体薄膜晶体管的载子迁移率虽高，但仍有其极限。当金属氧化物半导体薄膜晶体管应用于特定电路而需提供高电流输出时，需增加金属氧化物半导体薄膜晶体管的布局(layout)面积方能实现。此举造成高分辨率显示器的像素布局设计困难。
技术实现思路
本专利技术提供一种半导体基板，性能佳。本专利技术一实施例的半导体基板，包括基板、第一金属氧化物半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层以及第二金属氧化物半导体层。第一金属氧化物半导体层设置于基板上。第一金属氧化物半导体层包括第一金属氧化物半导体图案及第二金属氧化物半导体图案。第一绝缘层设置于第一金属氧化物半导体层上。第一导电层设置于第一绝缘层上。第一导电层包括第一栅极及第二栅极。第二绝缘层设置于第一导电层上。第二导电层设置于第二绝缘层上。第二导电层包括第一源极、第一漏极、第二源极及第二漏极。第一源极及第一漏极各自电性连接至第一金属氧化物半导体层的第一金属氧化物半导体图案。第一晶体管包括第一金属氧化物半导体图案、第一栅极、第一源极和第一漏极。第二源极及第二漏极各自电性连接至第一金属氧化物半导体层的第二金属氧化物半导体图案。第二金属氧化物半导体层设置于第二绝缘层上。第二金属氧化物半导体层包括第三金属氧化物半导体图案。第二源极及第二漏极各自电性连接至第二金属氧化物半导体层的第三金属氧化物半导体图案。第二晶体管包括第一金属氧化物半导体层的第二金属氧化物半导体图案、第二栅极、第二源极、第二漏极和第二金属氧化物半导体层的第三金属氧化物半导体图案。特别是，第一晶体管的第一源极与第一晶体管的第一栅极不重叠，第一晶体管的第一漏极与第一晶体管的第一栅极不重叠，第二晶体管的第二源极与第二晶体管的第二栅极部分重叠，且第二晶体管的第二漏极与第二晶体管的第二栅极部分重叠。本专利技术一实施例的半导体基板，包括基板、第一晶体管及第二晶体管。第一晶体管设置于基板上。第一晶体管具有第一金属氧化物半导体图案、第一栅极、第一源极和第一漏极，且第一源极及第一漏极各自电性连接至第一金属氧化物半导体图案。第二晶体管设置于基板上。第二晶体管具有第二金属氧化物半导体图案、第一绝缘层、第二栅极、第二绝缘层、第二源极、第二漏极和第三金属氧化物半导体图案。第一绝缘层设置于第二金属氧化物半导体图案上。第二栅极设置于第一绝缘层上。第二绝缘层设置于第二栅极上。第二源极、第二漏极和第三金属氧化物半导体图案设置于第二绝缘层上。第二源极及第二漏极各自电性连接至第二金属氧化物半导体图案，且第二源极及第二漏极各自电性连接至第三金属氧化物半导体图案。第一晶体管的第一漏极电性连接至第二晶体管的第二栅极。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。附图说明图1A至图1F为本专利技术一实施例的半导体基板的制造流程的剖面示意图。图2示出本专利技术一实施例的半导体基板的像素驱动电路。图3为本专利技术另一实施例的半导体基板的剖面示意图。附图标记说明：100、100A：半导体基板110：基板120：缓冲层130：第一金属氧化物半导体层131：第一金属氧化物半导体图案131a’、132a’：源极预定区131b’、132b’：漏极预定区131a、132a、182a：源极区131b、132b、182b：漏极区131c、132c、182c：通道区132：第二金属氧化物半导体图案140：第一绝缘层141：第一绝缘图案142：第二绝缘图案150：第一导电层151：第一栅极152：第二栅极160’：第二绝缘材料层160：第二绝缘层161a、161b、162a、162b：接触窗170：第二导电层171a：第一源极171b：第一漏极172a：第二源极172b：第二漏极180：第二金属氧化物半导体层182：第三金属氧化物半导体图案190：第三绝缘层C：存储电容DL：数据线E1：第一电极E2：第二电极LED：发光二极管元件PL：电源线SL：扫描线T1：第一晶体管T2：第二晶体管z：垂直投影方向具体实施方式现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可为二元件间存在其它元件。本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本专利技术所属领域的普通技术人员通常理解的相同的含义。将进一步理解本文档来自技高网...

【技术保护点】
1.一种半导体基板，包括：/n一基板；/n一第一金属氧化物半导体层，设置于该基板上，其中该第一金属氧化物半导体层包括一第一金属氧化物半导体图案及一第二金属氧化物半导体图案；/n一第一绝缘层，设置于该第一金属氧化物半导体层上；/n一第一导电层，设置于该第一绝缘层上，其中该第一导电层包括一第一栅极及一第二栅极；/n一第二绝缘层，设置于该第一导电层上；/n一第二导电层，设置于该第二绝缘层上，其中该第二导电层包括一第一源极、一第一漏极、一第二源极及一第二漏极，该第一源极及该第一漏极各自电性连接至该第一金属氧化物半导体图案，且该第二源极及该第二漏极各自电性连接至该第二金属氧化物半导体图案；以及/n一第二金属氧化物半导体层，设置于该第二绝缘层上，其中该第二金属氧化物半导体层包括一第三金属氧化物半导体图案，该第二源极及该第二漏极各自电性连接至该第三金属氧化物半导体图案；/n该第一源极与该第一栅极不重叠，且该第一漏极与该第一栅极不重叠；/n该第二源极与该第二栅极部分重叠，且该第二漏极与该第二栅极部分重叠。/n

【技术特征摘要】
20190703 TW 1081235011.一种半导体基板，包括：
一基板；
一第一金属氧化物半导体层，设置于该基板上，其中该第一金属氧化物半导体层包括一第一金属氧化物半导体图案及一第二金属氧化物半导体图案；
一第一绝缘层，设置于该第一金属氧化物半导体层上；
一第一导电层，设置于该第一绝缘层上，其中该第一导电层包括一第一栅极及一第二栅极；
一第二绝缘层，设置于该第一导电层上；
一第二导电层，设置于该第二绝缘层上，其中该第二导电层包括一第一源极、一第一漏极、一第二源极及一第二漏极，该第一源极及该第一漏极各自电性连接至该第一金属氧化物半导体图案，且该第二源极及该第二漏极各自电性连接至该第二金属氧化物半导体图案；以及
一第二金属氧化物半导体层，设置于该第二绝缘层上，其中该第二金属氧化物半导体层包括一第三金属氧化物半导体图案，该第二源极及该第二漏极各自电性连接至该第三金属氧化物半导体图案；
该第一源极与该第一栅极不重叠，且该第一漏极与该第一栅极不重叠；
该第二源极与该第二栅极部分重叠，且该第二漏极与该第二栅极部分重叠。


2.如权利要求1所述的半导体基板，其中
该第二金属氧化物半导体图案具有一源极区、一通道区和一漏极区，该第二金属氧化物半导体图案的该源极区直接接触于该第二源极，该第二金属氧化物半导体图案的该漏极区直接接触于该第二漏极，且该第二金属氧化物半导体图案的该通道区设置于该第二金属氧化物半导体图案的该源极区与该第二金属氧化物半导体图案的该漏极区之间；
该第三金属氧化物半导体图案具有一源极区、一通道区和一漏极区，该第三金属氧化物半导体图案的该源极区直接接触于该第二源极，该第三金属氧化物半导体图案的该漏极区直接接触于该第二漏极，且该第三金属氧化物半导体图案的该通道区设置于该第三金属氧化物半导体图案的该源极区与该第三金属氧化物半导体图案的该漏极区之间；
该第二金属氧化物半导体图案的该源极区及该第二金属氧化物半导体图案的该漏极区为多个改质区，且该第三金属氧化物半导体图案的该源极区及该第三金属氧化物半导体图案的该漏极区为多个本质区。


3.如权利要求1所述的半导体基板，其中
该第二金属氧化物半导体图案具有一源极区、一通道区和一漏极区，该第二金属氧化物半导体图案的该源极区直接接触于该第二源极，该第二金属氧化物半导体图案的该漏极区直接接触于该第二漏极，且该第二金属氧化物半导体图案的该通道区设置于该第二金属氧化物半导体图案的该源极区与该第二金属氧化物半导体图案的该漏极区之间；
该第三金属氧化物半导体图案具有一源极区、一通道区和一漏极区，该第三金属氧化物半导体图案的该源极区直接接触于该第二源极，该第三金属氧化物半导体图案的该漏极区直接接触于该第二漏极，且该第三金属氧化物半导体图案的该通道区设置于该第三金属氧化物半导体图案的该源极区与该第三金属氧化物半导体图案的该漏极区之间；
该第三金属氧化物半导体图案的该源极区的电阻率大于该第二金属氧化物半导体图案的该源极区的电阻率。


4.如权利要求1所述的半导体基板，其中该第二金属氧化物半导体层的载子迁移率大于该第一金属氧化物半导体层的载子迁移率。


5.如权利要求1所述的半导体基板，其中该第一金属氧化物半导体层的材料与该第二金属氧化物半导体层的材料不同。


6.如权利要求1所述的半导体基板，其中该第二金属氧化物半导体层的材质包括氧化铟锡锌，且该第一金属氧化物半导体层的材质包括氧化铟镓锌。


7.如权利要求1所述的半导体基板，其中该第一漏极电性连接至该第二栅极。


8.如权利要求1所...

【专利技术属性】
技术研发人员：林威廷，王鼎，郑君丞，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71