基于忆阻器实现多样化STDP学习规则的突触仿生电路制造技术

本实用新型专利技术涉及基于忆阻器实现多样化STDP学习规则的突触仿生电路，包括增强模块、抑制模块及忆阻突触模块，增强模块、抑制模块各包括两个输入端及一个输出端，两个输入端接收前神经元信号pre及后神经元信号post，输出端均与忆阻突触模块连接；当前神经元信号pre先于后神经元信号post到达时，增强模块工作，抑制模块停止运行，增强模块根据两种信号的输入时间差，输出不同宽度的直流电平；当后神经元信号post先于前神经元信号pre到达时，抑制模块工作，增强模块停止运行，抑制模块根据两种信号的输入时间差，输出不同宽度的直流电平；忆阻突触模块根据不同宽度的直流电平相应抑制忆阻器电导权重，进而改变模拟实现STDP学习函数的对应参数，其应用范围广泛。

Synaptic bionic circuit based on memristor to realize various learning rules of STDP

【技术实现步骤摘要】
基于忆阻器实现多样化STDP学习规则的突触仿生电路
本技术涉及神经网络集成电路领域，具体涉及基于忆阻器实现多样化STDP学习规则的突触仿生电路。
技术介绍
随着人工智能时代的到来，数据信息处理量及计算复杂度急剧增加，传统计算机的构架体系正遭受着严峻的挑战，实现计算存储一体化的新型计算机构架迫在眉睫。人脑具有交互连接的复杂神经网络，其高度发达的并行计算能力和学习、记忆功能为人们在类脑芯片上的研制带来了启发。在大脑中，神经元是神经网络的基本结构单元，神经突触是神经元之间连接的基础。神经突触形态、功能、工作效率的变化，即突触可塑性，对于神经网络中神经元之间的信息传递、处理及存储起着至关重要的作用，它也是人脑学习能力的重要基础。因此，为实现类似于大脑这样利用神经网络进行信息传输与存储的仿生芯片，构建人工突触电路是首要工作。2008年,惠普实验室研制出首个氧化钛基薄膜忆阻器实物模型，证实了蔡少棠教授在1971年提出的关于存在除电阻、电容、电感之外的第四种基本电路元件-忆阻器的推论。忆阻器具有非线性、无源性、断电非易失性等独特的性能。当忆阻器两端受到与神经突触相同的脉冲刺激时，其电导变化同突触权重的变化情况十分相似，因此，忆阻器被认为是发展模拟人工神经突触的理想器件。近些年，为了更好地解释生物大脑的学习、记忆功能，提出了脉冲时间依赖可塑性(STDP)学习规则，它是一种通过突触前和突触后脉冲相对时间在大脑中调节突触强度的机制，是生物神经网络进行学习、自适应外界干扰的理论基础。因此，人们通常利用忆阻器构建人工突触电路并实现STDP学习规则。为探索类脑仿生芯片的研究，前人通过搭建COMS集成电路来模拟突触实现STDP学习规则，但大部分突触电路都存在功耗过大，及输入信号波形苛刻难以调控的问题。为解决这些问题，研究人员开始构建基于忆阻器所搭建的突触电路并实现STDP学习功能。然而，将前神经元信号与后神经元信号之间的时间差作为横坐标，以突触模块的电导权值作为纵坐标时，不同的生物体神经元可能工作在不同的象限，例如生物体视觉神经工作在第1、3象限，而肌肉神经工作在第1、2象限，基于忆阻器所搭建的人工突触电路同传统COMS突触电路相同，存在着模拟种类单一，并且拟合效果不理想的问题。
技术实现思路
本技术针对现有技术中存在的技术问题，提供基于忆阻器实现多样化STDP学习规则的突触仿生电路。本技术的突触电路相比于前人仅能模拟一种STDP学习规则的突触仿生电路，可模拟生物体视觉神经、肌肉神经等不同部位突触的多样化STDP学习功能。同时，该电路的输入信号抛弃了传统复杂难以调节的双尖峰脉冲波形，采用简单易调节的直流脉冲波形，使得输入条件不再苛刻。本电路还具有STDP学习规则可调节的能力，通过改变所设置的调控电压，改变相同激励下突触权重的变化量，进而改变模拟实现STDP学习函数的对应参数，可用于不同环境下突触STDP学习规则的模拟，应用范围更加广泛，在人工智能仿生方面具有较大的发展潜力。本技术解决上述技术问题的技术方案如下：基于忆阻器实现多样化STDP学习规则的突触仿生电路，包括增强模块、抑制模块以及忆阻突触模块，所述增强模块包括两个输入端以及一个输出端，所述增强模块的两个输入端分别用于接收前神经元信号pre及后神经元信号post，所述增强模块的输出端与所述忆阻突触模块连接；所述抑制模块包括两个输入端以及一个输出端，所述抑制模块的两个输入端分别用于接收前神经元信号pre及后神经元信号post，所述抑制模块的输出端与所述忆阻突触模块连接；当所述前神经元信号pre先于所述后神经元信号post到达本突触仿生电路时，所述增强模块工作，所述抑制模块停止运行，所述增强模块根据所述前神经元信号pre与所述后神经元信号post的输入时间差，输出不同宽度的直流电平至所述忆阻突触模块；当所述后神经元信号post先于所述前神经元信号pre到达本突触仿生电路时，所述抑制模块工作，所述增强模块停止运行，所述抑制模块根据所述后神经元信号post与所述前神经元信号pre的输入时间差，输出不同宽度的直流电平至所述忆阻突触模块；所述忆阻突触模块根据不同宽度的所述直流电平，相应地抑制忆阻器Rm电导权重。在上述技术方案的基础上，本技术还可以做如下改进。优选地，所述增强模块包括反相器U1、与非门U2、电子开关管P1、电阻R1、电容C1、第一模拟开关、电阻R2、电容C2、电压比较器U5、电阻R3，所述反相器U1的输出端连接所述与非门U2的其中一个输入端，所述与非门U2的另一个输入端接收所述前神经元信号pre，所述与非门U2的输出端连接所述电子开关管P1的控制极，所述电子开关管P1的输入端接供电电压，所述电子开关管P1的输出端连接所述第一模拟开关的一端，所述第一模拟开关的控制端接收所述后神经元信号post，所述第一模拟开关的另一端连接所述电压比较器U5的同向输入端，所述电压比较器U5的反向输入端连接调控电压Vth，所述电压比较器U5的输出端连接所述忆阻突触模块，所述电阻R3一端与所述电压比较器U5的电源输入端并联接入供电电源，所述电阻R3的另一端连接所述电压比较器U5的输出端；所述电阻R1与所述电容C1并联在所述电子开关管P1的输出端与地之间，所述电阻R2与所述电容C2并联在所述电压比较器U5的同向输入端与地之间。优选地，所述抑制模块包括反相器U3、与非门U4、电子开关管P2、电阻R4、电容C3、第二模拟开关、电阻R5、电容C4、电压比较器U6、电阻R6，所述反相器U3的输入端连接所述电子开关管P1的输出端，所述反相器U3的输出端连接所述与非门U4的其中一个输入端，所述与非门U4的另一个输入端接收所述后神经元信号post，所述与非门U4的输出端连接所述电子开关管P2的控制极，所述电子开关管P2的输入端接供电电压，所述电子开关管P2的输出端分别连接所述反相器U1的输入端以及所述第二模拟开关的一端，所述第二模拟开关的控制端接收所述前神经元信号pre，所述第二模拟开关的另一端连接所述电压比较器U6的同向输入端，所述电压比较器U6的反向输入端连接调控电压Vth，所述电压比较器U6的输出端连接所述忆阻突触模块，所述电阻R6一端与所述电压比较器U6的电源输入端并联接入供电电源，所述电阻R6的另一端连接所述电压比较器U6的输出端；所述电阻R4与所述电容C3并联在所述电子开关管P2的输出端与地之间，所述电阻R5与所述电容C4并联在所述电压比较器U6的同向输入端与地之间。优选地，所述忆阻突触模块包括第一忆阻突触子模块、第二忆阻突触子模块、第三忆阻突触子模块、第四忆阻突触子模块；将所述前神经元信号pre与所述后神经元信号post输入所述忆阻突触模块的时间差ΔT作为横坐标、所述忆阻器Rm的电导权值作为纵坐标时，所述第一忆阻突触子模块工作在第1、3象限，用于模拟工作在第1、3象限的神经活动；所述第二忆阻突触子模块工作在第2、4象限，用于模拟工作在第2、4象限的神经活动；所述第三忆阻突触子模块工作本文档来自技高网...

【技术保护点】
1.基于忆阻器实现多样化STDP学习规则的突触仿生电路，其特征在于，包括增强模块、抑制模块以及忆阻突触模块，/n所述增强模块包括两个输入端以及一个输出端，所述增强模块的两个输入端分别用于接收前神经元信号pre及后神经元信号post，所述增强模块的输出端与所述忆阻突触模块连接；/n所述抑制模块包括两个输入端以及一个输出端，所述抑制模块的两个输入端分别用于接收前神经元信号pre及后神经元信号post，所述抑制模块的输出端与所述忆阻突触模块连接；/n当所述前神经元信号pre先于所述后神经元信号post到达时，所述增强模块工作，所述抑制模块停止运行，所述增强模块根据所述前神经元信号pre与所述后神经元信号post的输入时间差，输出不同宽度的直流电平；/n当所述后神经元信号post先于所述前神经元信号pre到达时，所述抑制模块工作，所述增强模块停止运行，所述抑制模块根据所述后神经元信号post与所述前神经元信号pre的输入时间差，输出不同宽度的直流电平；/n所述忆阻突触模块根据不同宽度的所述直流电平，相应地抑制忆阻器电导权重。/n

【技术特征摘要】
1.基于忆阻器实现多样化STDP学习规则的突触仿生电路，其特征在于，包括增强模块、抑制模块以及忆阻突触模块，
所述增强模块包括两个输入端以及一个输出端，所述增强模块的两个输入端分别用于接收前神经元信号pre及后神经元信号post，所述增强模块的输出端与所述忆阻突触模块连接；
所述抑制模块包括两个输入端以及一个输出端，所述抑制模块的两个输入端分别用于接收前神经元信号pre及后神经元信号post，所述抑制模块的输出端与所述忆阻突触模块连接；
当所述前神经元信号pre先于所述后神经元信号post到达时，所述增强模块工作，所述抑制模块停止运行，所述增强模块根据所述前神经元信号pre与所述后神经元信号post的输入时间差，输出不同宽度的直流电平；
当所述后神经元信号post先于所述前神经元信号pre到达时，所述抑制模块工作，所述增强模块停止运行，所述抑制模块根据所述后神经元信号post与所述前神经元信号pre的输入时间差，输出不同宽度的直流电平；
所述忆阻突触模块根据不同宽度的所述直流电平，相应地抑制忆阻器电导权重。


2.根据权利要求1所述基于忆阻器实现多样化STDP学习规则的突触仿生电路，其特征在于，所述增强模块包括反相器U1、与非门U2、电子开关管P1、电阻R1、电容C1、第一模拟开关、电阻R2、电容C2、电压比较器U5、电阻R3，所述反相器U1的输出端连接所述与非门U2的其中一个输入端，所述与非门U2的另一个输入端接收所述前神经元信号pre，所述与非门U2的输出端连接所述电子开关管P1的控制极，所述电子开关管P1的输入端接供电电压，所述电子开关管P1的输出端连接所述第一模拟开关的一端，所述第一模拟开关的控制端接收所述后神经元信号post，所述第一模拟开关的另一端连接所述电压比较器U5的同向输入端，所述电压比较器U5的反向输入端连接调控电压Vth，所述电压比较器U5的输出端连接所述忆阻突触模块，所述电阻R3一端与所述电压比较器U5的电源输入端并联接入供电电源，所述电阻R3的另一端连接所述电压比较器U5的输出端；所述电阻R1与所述电容C1并联在所述电子开关管P1的输出端与地之间，所述电阻R2与所述电容C2并联在所述电压比较器U5的同向输入端与地之间。


3.根据权利要求2所述基于忆阻器实现多样化STDP学习规则的突触仿生电路，其特征在于，所述抑制模块包括反相器U3、与非门U4、电子开关管P2、电阻R4、电容C3、第二模拟开关、电阻R5、电容C4、电压比较器U6、电阻R6，所述反相器U3的输入端连接所述电子开关管P1的输出端，所述反相器U3的输出端连接所述与非门U4的其中一个输入端，所述与非门U4的另一个输入端接收所述后神经元信号post，所述与非门U4的输出端连接所述电子开关管P2的控制极，所述电子开关管P2的输入端接供电电压，所述电子开关管P2的输出端分别连接所述反相器U1的输入端以及所述第二模拟开关的一端，所述第二模拟开关的控制端接收所述前神经元信号pre，所述第二模拟开关的另一端连接所述电压比较器U6的同向输入端，所述电压比较器U6的反向输入端连接调控电压Vth，所述电压比较器U6的输出端连接所述忆阻突触模块，所述电阻R6一端与所述电压比较器U6的电源输入端并联接入供电电源，所述电阻R6的另一端连接所述电压比较器U6的输出端；所述电阻R4与所述电容C3并联在所述电子开关管P2的输出端与地之间，所述电阻R5与所述电容C4并联在所述电压比较器U6的同向输入端与地之间。


4.根据权利要求3所述基于忆阻器实现多样化STDP学习规则的突触仿生电路，其特征在于，所述忆阻突触模块包括第一忆阻突触子模块、第...

【专利技术属性】
技术研发人员：叶葱，张鑫，夏天，刘昕怡，刘炎欣，
申请(专利权)人：湖北大学，
类型：新型
国别省市：湖北;42