一种基于FPGA的改进型串口转换模块制造技术

本发明专利技术涉及一种基于FPGA的改进型串口转换模块，属于串口通信技术领域。本发明专利技术为了克服现有的串口通信传输效率低的问题，在FPGA上实现所述串口转换模块，所述串口转换模块包括控制模块、发送模块和接收模块，所述控制模块连接所述发送模块和所述接收模块用于根据需要设置数据位宽、波特率、校验位和停止位；所述发送模块连接处理单元和串口，用于根据所述控制模块的设置，将来自所述处理单元的数据组成串口数据包，通过所述串口发送出去；所述接收模块连接所述处理单元和所述串口，用于根据所述控制模块的设置，解析所述串口的有效数据，发送给所述处理单元。本发明专利技术支持16bit/32bit数据传输和3.125Mbps的波特率，且传输效率高、处理速率高、抗干扰。

An improved serial port conversion module based on FPGA

【技术实现步骤摘要】
一种基于FPGA的改进型串口转换模块
本专利技术属于串口通信
，具体涉及一种基于FPGA的改进型串口转换模块。
技术介绍
串口通信是一种常用的板间通信技术，串口通信的优点是节省传输线路串口通信的有效数据位宽最大为8bit，波特率最大115200bps。目前，常用的数据处理位宽是16bit/32bit，目前，16bit/32bit位宽数据通过串口通信方式传输，需要将数据拆分成串口数据包进行传输。串口数据包，包含起始位、有效数据、校验位(可选)、停止位，传输1个串口数据包，至少包含2bit标识信息(起始位、停止位)，为了避免传输过程中数据包错包、丢包，传输16bit位宽数据，需要在串口有效数据中增加2bit标志位，拆分成3个串口数据包；传输32bit位宽数据，需要在串口有效数据中增加3bit标志位，拆分成7个串口数据包，大大降低了传输效率。串口波特率最大仅为115200bps，限制了处理单元的处理速率。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何提出一种基于FPGA的改进型串口转换模块，以解决现有的串口通信传输效率低的问题。(二)技术方案为了解决上述技术问题，本专利技术提出一种基于FPGA的改进型串口转换模块，所述串口转换模块在FPGA上实现，所述串口转换模块包括控制模块、发送模块和接收模块，所述控制模块连接所述发送模块和所述接收模块用于根据需要设置数据位宽、波特率、校验位和停止位；所述发送模块连接处理单元和串口，用于根据所述控制模块的设置，将来自所述处理单元的数据组成串口数据包，通过所述串口发送出去；所述接收模块连接所述处理单元和所述串口，用于根据所述控制模块的设置，解析所述串口的有效数据，发送给所述处理单元。进一步地，所述数据位宽为5bit、6bit、7bit、8bit、16bit或32bit。进一步地，所述波特率为600bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、115200bps或3.125Mbps。进一步地，所述校验位为无、奇或偶，所述停止位长度为1bit、1.5bit或2bit。进一步地，所述发送模块根据控制模块的设置，将来自处理单元的数据组成串口数据包，通过串口发送出去的具体过程为：所述处理单元监测所述发送模块的状态，直到所述发送模块处于空闲状态；所述处理单元发送数据给所述发送模块；所述发送模块根据所述控制模块的设置，按照波特率计数值进行计数，依次发送起始位、数据位、校验位和停止位给串口。进一步地，所述接收模块根据控制模块的设置，解析串口有效数据，发送给所述处理单元的具体过程为：所述接收模块监测来自所述串口的串口信号，直到信号下降沿到来；所述接收模块开始计数，并监测所述串口信号是否为低电平，如果监测到高电平，则重新监测信号下降沿，直到计数到波特率计数值的一半；所述接收模块复位计数值，重新开始计数，直到计数到波特率计数值时，读取串口电平信号作为数据第0位，同理，读取到相应位宽数据位、校验位和停止位后，提取有效数据，发送给所述处理单元，同时准备接收下一包串口数据包。进一步地，所述接收模块监测来自所述串口的串口信号之前，还包括：所述接收模块对接收到的串口信号进行滤波，防止毛刺信号干扰。(三)有益效果本专利技术提出的基于FPGA的改进型串口通信方式，兼容传统串口通信方式，支持16bit/32bit数据传输，传输16bit/32bit数据仅需要传输一包数据包，附加至少2bit标识信息(起始位、停止位)，提高了传输效率；支持串口最大波特率至3.125Mbps，提高了处理速率；同时增加了滤波功能模块，提高了串口通信的抗干扰能力。附图说明图1为本专利技术的改进型的串口数据包格式；图2为本专利技术的基于FPGA的串口转换功能结构框图；图3为本专利技术的滤波功能模块。具体实施方式为使本专利技术的目的、内容和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。为实现上述目的，提供了一种基于FPGA的改进型串口转换模块如图1，串口转换模块采用一种改进型的串口数据包。改进型的串口数据包，基于传统串口数据包格式，增加数据位宽16bit/32bit。如图2，串口转换模块在FPGA上实现，包含控制模块、发送模块和接收模块。控制模块，根据需要，设置数据位宽(5bit、6bit、7bit、8bit、16bit、32bit)，波特率(600bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、115200bps、3.125Mbps)，校验位(无、奇、偶)，停止位(1bit、1.5bit、2bit)。本专利技术中FPGA采用时钟为100MHz，波特率计数值由100M/波特率得出。发送模块，根据控制模块设置，将处理单元数据组成串口数据包，通过串口发送出去。具体发送流程如下：1、处理单元监测发送模块状态，直到发送模块处于空闲状态；2、处理单元发送数据给发送模块；3、发送模块根据控制模块设置，按照波特率计数值进行计数，依次发送起始位、数据位、校验位和停止位给串口。接收模块，根据控制模块设置，解析串口有效数据，发送给处理单元。具体接收流程如下：1、首先，接收模块对接收到的串口信号进行滤波，防止毛刺信号干扰。滤波功能模块如图32、接收模块监测串口信号，直到信号下降沿到来；3、接收模块开始计数，并监测串口信号是否为低电平，如果监测到高电平，则重新监测信号下降沿，直到计数到波特率计数值的一半。4、接收模块计数值复位，重新开始计数，直到计数到波特率计数值时，读取串口电平信号作为数据第0位，同理，读取到相应位宽数据位、校验位和停止位后，提取有效数据，发送给处理单元，同时准备接收下一包串口数据包。本专利技术采用改进型的串口数据包格式，增加数据位宽度16bit/32bit；提高串口最大波特率至3.125Mbps；同时，本专利技术采用滤波功能功能模块对接收信号进行滤波。与传统串口通信技术相比，本专利技术支持16bit/32bit数据传输，传输16bit/32bit数据仅需要传输一包数据包，附加至少2bit标识信息(起始位、停止位)，提高了传输效率；支持串口最大波特率至3.125Mbps，提高了处理速率；同时增加了滤波功能模块，提高了串口通信的抗干扰能力。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种基于FPGA的改进型串口转换模块，其特征在于：所述串口转换模块在FPGA上实现，所述串口转换模块包括控制模块、发送模块和接收模块，所述控制模块连接所述发送模块和所述接收模块用于根据需要设置数据位宽、波特率、校验位和停止位；所述发送模块连接处理单元和串口，用于根据所述控制模块的设置，将来自所述处理单元的数据组成串口数据包，通过所述串口发送出去；所述接收模块连接所述处理单元和所述串口，用于根据所述控制模块的设置，解析所述串口的有效数据，发送给所述处理单元。/n

【技术特征摘要】
1.一种基于FPGA的改进型串口转换模块，其特征在于：所述串口转换模块在FPGA上实现，所述串口转换模块包括控制模块、发送模块和接收模块，所述控制模块连接所述发送模块和所述接收模块用于根据需要设置数据位宽、波特率、校验位和停止位；所述发送模块连接处理单元和串口，用于根据所述控制模块的设置，将来自所述处理单元的数据组成串口数据包，通过所述串口发送出去；所述接收模块连接所述处理单元和所述串口，用于根据所述控制模块的设置，解析所述串口的有效数据，发送给所述处理单元。


2.如权利要求1所述的基于FPGA的改进型串口转换模块，其特征在于：所述数据位宽为5bit、6bit、7bit、8bit、16bit或32bit。


3.如权利要求1所述的基于FPGA的改进型串口转换模块，其特征在于：所述波特率为600bps、1200bps、2400bps、4800bps、9600bps、19200bps、38400bps、115200bps或3.125Mbps。


4.如权利要求1所述的基于FPGA的改进型串口转换模块，其特征在于：所述校验位为无、奇或偶，所述停止位长度为1bit、1.5bit或2bit。


5.如权利要求1所述的基于FPGA的改进型串口转换模块...

【专利技术属性】
技术研发人员：周凯，李云飞，
申请(专利权)人：山西银河电子设备厂，
类型：发明
国别省市：山西;14