【技术实现步骤摘要】
LDPC解码器、半导体存储器系统及其操作方法相关申请的交叉引用本申请要求于2018年10月24日提交的申请号为10-2018-0127721的韩国专利申请的优先权，其通过引用整体并入本文。
本专利技术的各个实施例涉及一种低密度奇偶校验(LDPC)解码器、半导体存储器系统以及操作该半导体存储器系统的方法。
技术介绍
通常，将半导体存储器装置分类为易失性存储器装置和非易失性存储器装置，其中易失性存储器装置诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)，非易失性存储器装置诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、铁磁RAM(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪速存储器。易失性存储器装置在供电中断时会丢失存储在其中的数据，而非易失性存储器装置即使在供电中断时也保持存储在其中的数据。非易失性存储器装置因为其高编程速度、低功耗以及大的数据存储容量...
【技术保护点】
1.一种半导体存储器系统，包括：/n半导体存储器装置，存储作为被编码数据的码字；/n解码器，基于由子矩阵形成的奇偶校验矩阵对所存储的码字进行解码，以生成经解码数据；以及/n信道，将所述半导体存储器装置联接到所述解码器并向所述解码器提供所存储的码字，/n其中所述解码器包括：/n变量节点选择装置，执行变量节点选择操作，所述变量节点选择操作用于顺序地选择共享所述奇偶校验矩阵的相同层的子矩阵，并且顺序地选择分别对应于形成所选择的子矩阵的列的变量节点；/n变量节点更新装置，执行变量节点更新操作，所述变量节点更新操作用于基于提供到所选择的变量节点的信道消息和校验节点消息来更新所选择的变...
【技术特征摘要】
20181024 KR 10-2018-01277211.一种半导体存储器系统，包括：
半导体存储器装置，存储作为被编码数据的码字；
解码器，基于由子矩阵形成的奇偶校验矩阵对所存储的码字进行解码，以生成经解码数据；以及
信道，将所述半导体存储器装置联接到所述解码器并向所述解码器提供所存储的码字，
其中所述解码器包括：
变量节点选择装置，执行变量节点选择操作，所述变量节点选择操作用于顺序地选择共享所述奇偶校验矩阵的相同层的子矩阵，并且顺序地选择分别对应于形成所选择的子矩阵的列的变量节点；
变量节点更新装置，执行变量节点更新操作，所述变量节点更新操作用于基于提供到所选择的变量节点的信道消息和校验节点消息来更新所选择的变量节点；以及
校验节点更新装置，执行校验节点更新操作，所述校验节点更新操作用于基于提供到与所选择的变量节点联接的校验节点的变量节点消息来更新所述校验节点。
2.根据权利要求1所述的半导体存储器系统，其中所述解码器将所述变量节点选择操作、所述变量节点更新操作和所述校验节点更新操作确定为一个迭代单位，并且重复执行所述迭代单位，直到所述码字被成功解码达到最大次数。
3.根据权利要求1所述的半导体存储器系统，其中所述解码器进一步包括：
信道消息生成装置，基于从所述信道提供的所述码字生成包括信道符号和信道LLR向量的所述信道消息；
校正子校验装置，通过将与形成所述奇偶校验矩阵的所有列相对应的变量节点的符号乘以所述奇偶校验矩阵获得零向量来终止所述解码并输出所述经解码数据；以及
变量节点消息生成装置，生成包括边沿符号和边沿LLR向量的变量节点消息。
4.根据权利要求1所述的半导体存储器系统，其中所述变量节点更新装置将所选择的变量节点中的每一个的符号初始化为信道符号。
5.根据权利要求1所述的半导体存储器系统，其中当所述变量节点消息最初从所选择的变量节点提供到分别联接到所选择的变量节点的所述校验节点时，所述校验节点更新装置分别将所述校验节点的先前变量节点符号初始化为所述变量节点消息的变量节点符号并且将所述校验节点的第一最小值向量初始化为所述变量节点消息的变量节点LLR向量。
6.根据权利要求1所述的半导体存储器系统，其中所述变量节点更新装置计算提供到所选择的变量节点的所述校验节点消息的校验节点LLR向量中包括的对数似然比LLR和每个非二进制元素的所述信道消息的信道LLR向量中包括的LLR的总和，并且利用所选择的变量节点中的每一个的符号更新与最小值相对应的非二进制元素。
7.根据权利要求3所述的半导体存储器系统，其中所述变量节点消息生成装置包括：
外部信息生成装置，基于所述信道消息和所述校验节点消息来生成外部信息；
变量节点符号检测装置，基于所述外部信息来检测变量节点符号；
变量节点对数似然比LLR生成装置，基于所检测到的变量节点符号和所生成的外部信息来生成变量节点LLR向量；以及
边沿增益装置，通过将所检测到的变量节点符号和所生成的变量节点LLR向量乘以边沿增益来生成所述边沿符号和所述边沿LLR向量。
8.根据权利要求7所述的半导体存储器系统，其中所述外部信息生成装置通过计算所述信道LLR向量中包括的LLR和剩余校验节点消息的校验节点LLR向量中包括的LLR的总和来生成所述外部信息，其中所述剩余校验节点消息是在针对每个非二进制元素提供到所选择的变量节点的所述校验节点消息之中除了从将被从所选择的变量节点中的每一个提供所述变量节点消息的校验节点提供的校验节点消息之外的校验节点消息。
9.根据权利要求7所述的半导体存储器系统，其中所述变量节点符号检测装置基于具有从所选择的变量节点提供到与所选择的变量节点联接的所述校验节点的所述变量节点消息的变量节点符号的所述外部信息，重新设置与针对每个非二进制元素计算的LLR的总和的最小值相对应的非二进制元素。
10.根据权利要求7所述的半导体存储器系统，其中所述变量节点LLR生成装置通过执行外部信息归一化操作以获得针对所述外部信息中包括的所述非二进制元素中的每一个计算的LLR的总和中的每一个和与所计算的LLR的总和的最小值相对应的所述非二进制元素的所述LLR的总和之间的差来生成所述变量节点LLR向量。
11.根据权利要求7所述的半导体存储器系统，其中所述边沿增益装置获得与位于所述变量节点LLR向量的各个行中的LLR相对应的第一非二进制元素，和通过将所述第一非二进制元素乘以所述边沿增益获得的第二非二进制元素，并且
通过将分别对应于所述第一非二进制元素的LLR分别确定为具有与所述第一非二进制元素相同的值的所述第二非二进制元素的LLR，生成所述边沿LLR向量。
12.根据权利要求1所述的半导体存储器系统，其中所述校验节点更新装置包括：
校验节点消息生成装置，基于变量节点消息、第一最小值向量和第二最小值向量来生成包括校验节点符号和校验节点对数似然比LLR向量的校验节点消息；以及
边沿增益补偿装置，通过将所生成的校验节点消息乘以边沿增益的倒数来生成补偿边沿增益符号和补偿边沿增益LLR向量，
其中所述校验节点更新装置在生成所述校验节点消息之后，设置提供到与所选择的变量节点联接的所述校验节点的所述变量节点消息的变量节点符号作为先前变量节点符号，并且通过将位于第一最小值向量、第二最小值向量和变量节点LLR向量的相同行中的分量的大小进行彼此比较，来更新所述第一最小值向量和所述第二最小值向量。
13.根据权利要求12所述的半导体存储器系统，其中所述校验节点消息生成装置包括：
校验节点符号检测装置，通过对XOR符号执行XOR运算来生成校验节点符号，所述XOR符号是通过对所述先前变量节点符号和从联接到所述校验节点的所有变量节点提供的变量节点符号执行XOR运算而获得的，所述检验节点与所选择的变量节点联接；以及
校验节点LLR，基于所述第一最小值向量和所述第二最小值向量之间的一个来生成所述校验节点LLR向量。
14.一种操作半导体存储器系统的方法，包括：
顺序地选择共享奇偶校验矩阵的相同层的子矩阵，并且顺序地选择分别对应于形成所选择的子矩阵的列的变量节点；
基于提供到所选择的变量节点的信道消息和校验节点消息来更新所选择的变量节点；并且
基于提供到与所选择的变量节点联接的所述校验节点的变量节点消息来更新所述校验节点，
其中将顺序地选择共享所述奇偶校验矩阵的所述相同层的所述子矩阵并顺序地选择分别对应于形成所选择的子矩阵的列的所述变量节点、基于提供到所选择的变量节点的所述信道消息和所述校验节点消息来更新所选择的变量节点、以及基于提供到与所选择的变量节点联接的所述校验节点的所述变量节点消息来更新所述校验节点确定为一个迭代单位，并且重复执行所述迭代单位，直到码字被成功解码达到最大次数。
15.根据权利要求14所述的方法，进一步包括：
基于从信道提供的码字来生成包括信道符号和信道对数似然比LLR向量的所述信道消息；
当通过将与形成所述奇偶校验矩阵的所有列相对应的变量节点的符号乘以所述奇偶校验矩阵而获得零向量时，终止解码并输出经解码数据；并且
生成包括边沿符号和边沿LLR向量的变量节点消息。
16.根据权利要求14所述的方法，其中基于提供到所选择的变量节点的所述信道消息和所述校验节点消息来更新所选择的变量节点包括：
将所选择的变量节点中的每一个的符号初始化为信道符号。
17.根据权利要求14所述的方法，其中基于提供到与所选择的变量节点联接的所述校验节点的所述变量节点消息来更新所述校验节点包括：
当...
【专利技术属性】
技术研发人员：金大成，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。