栅极驱动电路及显示面板制造技术

本申请提供一种栅极驱动电路及显示面板，栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，N个时钟信号线包括于多个栅极驱动单元的一侧依次设置的第1时钟信号线至第N时钟信号线，每个栅极驱动单元与至少一个时钟信号线连接，每个时钟信号线上设置有电容补偿单元，于第1时钟信号线上设置的电容补偿单元的面积至于第N时钟信号线上设置的所述电容补偿单元的面积递增或递减，任意一个时钟信号线的面积和与同一时钟信号线上设置的电容补偿单元的面积之和均等于预定面积，N为大于或等于2的整数。通过对多个时钟信号线之间的面积差异进行补偿，避免时钟信号线由于面积差异产生的电容差异导致显示面板出现水平密集线以及明暗不均等问题。

Grid drive circuit and display panel

【技术实现步骤摘要】
栅极驱动电路及显示面板
本申请涉及显示
，尤其涉及一种栅极驱动电路及显示面板。
技术介绍
目前，1G1D8K产品一般采用栅极驱动电路（GateOnArray）。然而，1G1D8K产品扫描线和数据线的电阻电容负载（RCLoading）较大，充电时间短。其中，1G1D8K产品的扫描线载入的扫描信号对栅极驱动电路中多个时钟信号线（CLOCK）之间的电容差异极为敏感，不同时钟信号线之间存在较大的电容差异会导致与时钟信号线相对应的扫描线载入的扫描信号波形存在差异，1G1D8K产品显示时存在等间距水平线等画面显示问题。因此，有必要提出一种技术方案以解决不同时钟信号线之间存在较大的电容差异导致的画面显示问题。
技术实现思路
本申请的目的在于提供一种栅极驱动电路及显示面板，以平衡栅极驱动电路中与多个时钟信号线连接的栅极驱动单元输出扫描信号的下降时间，避免时钟信号线的电容差异导致显示面板出现水平密集线以及明暗不均等问题。为实现上述目的，本申请提供一种栅极驱动电路，所述栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，<本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，/nN个所述时钟信号线包括于多个所述栅极驱动单元的一侧依次设置的第1时钟信号线至第N时钟信号线，每个所述栅极驱动单元与至少一个所述时钟信号线连接，/n每个所述时钟信号线上设置有电容补偿单元，于所述第1时钟信号线上设置的所述电容补偿单元的面积至于所述第N时钟信号线上设置的所述电容补偿单元的面积递增或递减，任意一个所述时钟信号线的面积和与同一所述时钟信号线上设置的所述电容补偿单元的面积之和均等于预定面积，所述N为大于或等于2的整数。/n

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括N个时钟信号线以及多个栅极驱动单元，
N个所述时钟信号线包括于多个所述栅极驱动单元的一侧依次设置的第1时钟信号线至第N时钟信号线，每个所述栅极驱动单元与至少一个所述时钟信号线连接，
每个所述时钟信号线上设置有电容补偿单元，于所述第1时钟信号线上设置的所述电容补偿单元的面积至于所述第N时钟信号线上设置的所述电容补偿单元的面积递增或递减，任意一个所述时钟信号线的面积和与同一所述时钟信号线上设置的所述电容补偿单元的面积之和均等于预定面积，所述N为大于或等于2的整数。


2.根据权利要求1所述的栅极驱动电路，其特征在于，所述预定面积等于所述第N时钟信号线的面积，所述第1时钟信号线靠近多个所述栅极驱动单元，所述第N时钟信号线远离多个所述栅极驱动单元。


3.根据权利要求1所述的栅极驱动电路，其特征在于，每个所述栅极驱动单元具有至少一空白区域，与每个所述栅极驱动单元连接的所述时钟信号线上的所述电容补偿单元设置于对应的所述栅极驱动单元的所述空白区域。


4.根据权利要求3所述的栅极驱动电路，其特征在于，多个所述栅极驱动单元同列设置，且设置于多个所述栅极驱动单元中的空白区域的所述电容补偿单元同列设置。


5.根据权利要求3所述的栅极驱动电路，其特征在于，每...

【专利技术属性】
技术研发人员：熊珏，金一坤，赵斌，张鑫，赵军，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44