【技术实现步骤摘要】
一种灵活可变的高速测控板卡实现方法及系统
本专利技术涉及测控板卡
，具体的说是一种灵活可变的高速测控板卡实现方法及系统。
技术介绍
随着半导体技术的不断发展，半导体芯片上集成的晶体管器件尺寸越来越小，数目也越来越多，电子波动性带来的量子效应逐渐突出，集成电路技术面临其技术几千，而上个世纪末出现的量子计算就是一种解决方案。随着量子计算研究领域的不断升温，研究活动也随之迅速增加，量子科学有可能在不远的未来取得巨大的技术进步，对以后计算与通信领域产生巨大影响，而在研究量子位的行为中，因量子位的信息受到不同物理条件的影响，AWG(ArbitraryWaveformGenerator，任意波形发生器)等各类精准的数字化仪器起着至关重要的作用。AWG属于高速测控设备的一种，具备灵活的信号产生能力，用途广泛。AWG的原理是把所需重现的信号波形截取一个周期进行均匀采样后保存在存储器中，然后把存储器中的数据按顺序读出经数模转换器及滤波网络后得到所需波形。近年来随着量子信息科学领域的不断发展，AWG常被用来搭配矢量微波源或...
【技术保护点】
1.一种灵活可变的高速测控板卡实现方法，其特征在于,该实现方法基于FPGA模块、可选时钟缓冲模块、PLL时钟模块、PLL本地参考时钟、本地基准时钟模块、宽频带可调压控振荡器、频率可调模块，所述PLL时钟模块包含4路DAC模块；/n当高速测控板卡不需要同步时，可选时钟缓冲模块没有外部有效时钟输入，PLL时钟模块自动选择本地基准时钟模块作为参考时钟，与宽频带可调压控振荡器经过不同分频电路后进入PLL时钟模块的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟；/n当高速测控板卡有同步要求时，选择外部输入采...
【技术特征摘要】
1.一种灵活可变的高速测控板卡实现方法，其特征在于,该实现方法基于FPGA模块、可选时钟缓冲模块、PLL时钟模块、PLL本地参考时钟、本地基准时钟模块、宽频带可调压控振荡器、频率可调模块，所述PLL时钟模块包含4路DAC模块；
当高速测控板卡不需要同步时，可选时钟缓冲模块没有外部有效时钟输入，PLL时钟模块自动选择本地基准时钟模块作为参考时钟，与宽频带可调压控振荡器经过不同分频电路后进入PLL时钟模块的鉴相器，通过反馈环路的控制将两者相位进行锁定，通过配置输出所需频率时钟源用于提供DAC模块采样时钟及FPGA相对应的数据时钟；
当高速测控板卡有同步要求时，选择外部输入采样时钟或者外部参考时钟作为可选时钟缓冲模块的有效输入信号，同时，本地基准时钟模块经过频率可调模块产生高速自定义接口模块的时钟，使得用户可以自定义通信协议实现多个测控板卡点对点通信。
2.根据权利要求1所述的一种灵活可变的高速测控板卡实现方法，其特征在于，所述宽频带可调压控振荡器的输出频率配置及输出到DAC的采样时钟可通过上位机中的UI界面中进行配置，当配置DAC采样时钟为1GHz时，将不使用DAC内部的PLL；
通过上位机UI对频率可调模块进行相应的配置后，用户可以得到自己所需的高速自定义接口的时钟源。
3.根据权利要求1所述的一种灵活可变的高速测控板卡实现方法，其特征在于，当高速测控板卡有同步要求时，基于FPGA模块发出的选择信号，选择外部输入采样时钟或者外部参考时钟作为可选时钟缓冲模块的有效输入信号，实现多个测控板卡时钟同步的要求。
4.根据权利要求3所述的一种灵活可变的高速测控板卡实现方法，其特征在于，当选择采样时钟时，采样时钟通过PLL时钟模块的AUX管脚输入，此时，PLL时钟模块将与采样时钟相同的时钟源输入到其余各模块；
当选择外部参考时钟时，外部采样时钟通过PLL时钟模块的AUX管脚输入，此时，PLL时钟模块将与外部采样时钟相同的时钟源输入到其余各模块。
5.根据权利要求4所述的一种灵活可变的高速测控板卡实现方法，其特征在于，所述采样时钟为高速采样时钟。
6.根据权利要求1所述的一种灵活可变的高速测控板卡实现方法，其特征在于，所述FPGA模块选用Xilinx的XCKU040实现；
所述可选时钟缓冲模块采用CDCLVP1204实现；
所述PLL时钟模块选用TI的CDCE72010实现；
所述PLL本地参考时钟选用TCE4031...
【专利技术属性】
技术研发人员：赵素梅，张孝飞，刘强，金长新，
申请(专利权)人：山东浪潮人工智能研究院有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。