【技术实现步骤摘要】
一种嵌入式处理装置
:本技术属于嵌入式处理
,特别涉及一种嵌入式处理装置。
技术介绍
:随着近些年物联网的兴起,嵌入式系统的应用逐渐走进了人们的视野。在现有的嵌入式单片机应用的开发过程中,经常需要对单片机也即嵌入式处理装置的外设寄存器和片内RAM进行读写。利用传统的C函数操作或者直接使用地址存取和读写都会产生较多的运行指令,消耗更多的CPU和总线资源,增加单片机的功耗,同时因其执行过程复杂,导致代码本身的运行效率也不高,这在无形之中就提高了嵌入式系统程序应用的成本,不利于嵌入式单片机应用的推广。公开于该
技术介绍
部分的信息仅仅旨在增加对本技术的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
:本技术的目的在于提供一种嵌入式处理装置,从而克服上述现有技术中的缺陷。为实现上述目的,本技术提供了一种嵌入式处理装置,包括CPU内核平台、BOE位操作引擎装置、BUS总线、内置储存芯片PRAM、输入/输出口GPIO、芯片PBRIDGE和芯片EFM,所述CPU内核平台、BOE位操作引擎装置和BUS总线依次连接,所述BOE位操作引擎装置对CPU内核平台的数据进行监测解码,所述CPU内核平台还与输入/输出口GPIO连接,所述BUS总线还与内置储存芯片PRAM、芯片PBRIDGE及芯片EFM连接,所述内置储存芯片PRAM、芯片PBRIDGE及芯片EFM均与输入/输出口GPIO连接,所述内置储存芯片PRAM、芯片PBRIDGE及芯片EF ...
【技术保护点】
1.一种嵌入式处理装置,其特征在于:包括CPU内核平台、BOE位操作引擎装置、BUS总线、内置储存芯片PRAM、输入/输出口GPIO、芯片PBRIDGE和芯片EFM,所述CPU内核平台、BOE位操作引擎装置和BUS总线依次连接,所述BOE位操作引擎装置对CPU内核平台的数据进行监测解码,所述CPU内核平台还与输入/输出口GPIO连接,所述BUS总线还与内置储存芯片PRAM、芯片PBRIDGE及芯片EFM连接,所述内置储存芯片PRAM、芯片PBRIDGE及芯片EFM均与输入/输出口GPIO连接,所述内置储存芯片PRAM、芯片PBRIDGE及芯片EFM还分别外连存储芯片RAM、从机外设备、NVM存储器。/n
【技术特征摘要】
1.一种嵌入式处理装置,其特征在于:包括CPU内核平台、BOE位操作引擎装置、BUS总线、内置储存芯片PRAM、输入/输出口GPIO、芯片PBRIDGE和芯片EFM,所述CPU内核平台、BOE位操作引擎装置和BUS总线依次连接,所述BOE位操作引擎装置对CPU内核平台的数据进行监测解码,所述CPU内核平台还与输入/输出口GPIO连接,所述BUS总线还与内置储存芯片PRAM、芯片PBRIDGE及芯片EFM连接,所述内置储存芯片PRAM、芯片PBRIDGE及芯片...
【专利技术属性】
技术研发人员:郑云华,吕腾飞,
申请(专利权)人:合肥矽景电子有限责任公司,
类型:新型
国别省市:安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。