基于FPGA的LVDS视频接口动态调整方法技术

本发明专利技术公开了基于FPGA的LVDS视频接口动态调整方法，涉及数据接口技术领域，所述调整方法包括以下步骤：FPGA上电初始化，设定延时时间查找行同步头；查找到行同步头，同时把当前延时控制单元设定的延时时间作为该单元的初始延时值，继续调整设定的延时时间，若查找不到行同步头时，停止设定延时时间的增加，同时将该设定的延时时间作为该单元的结束延时值，并进入延时值计算状态；计算结束延时值与初始延时值的中间点位置；控制延时控制单元进行调整，调至结束延时值与初始延时值的中间点位置时完成。本发明专利技术解决了在外界环境变化时，通过动态调整内部延时值，避免出现LVDS视频数据接收丢失或错误的现象；调整时间短，避免影响后续的图像处理模块的工作。

Dynamic adjustment method of LVDS video interface based on FPGA

【技术实现步骤摘要】
基于FPGA的LVDS视频接口动态调整方法
本专利技术涉及数据接口
，尤其是一种基于FPGA的LVDS视频接口动态调整方法。
技术介绍
伴随着科技进步，视频接口技术的发展也不断地凸现其重要性。目前视频接口形式多样且丰富，广泛应用于显示器、手机屏幕等各种显示终端的常见接口形式，多为LVDS数据传输接口，充分满足受众用户日常观赏需求及操作体验。通用显示终端如手机、显示器均可在常温下正常工作，但由于特性参数会随外部环境条件而变化，例如温飘，使得LVDS数据的采样点位置发生偏移，导致显示端收到的数据随之产生误差。解决方案一般基于软硬件方面展开，从硬件来讲，通常会在电路布图设计时，PCB布线遵循一定的标准（如严格按照LVDS走线等长的方式来避免LVDS相位不一致的情况），但在特殊条件下，若时钟芯片温飘过大，此时仅仅依赖硬件布线等长可能已不满足需求，亟需结合软件方式，利用FPGA可编程逻辑，通过内部的延时配置，实现在极端环境下仍能得到无误的视频数据，以实现用户所需的视频接口方案。
技术实现思路
本专利技术所要解决的技术问题本文档来自技高网...

【技术保护点】
1.基于FPGA的LVDS视频接口动态调整方法，其特征在于，包括以下步骤：/n步骤S1，FPGA上电初始化，控制其内部的延时控制单元，重置延时单元初始延时值为0；同时设定延时时间查找行同步头；/n步骤S2，查找到行同步头，同时把当前延时控制单元设定的延时时间作为该单元的初始延时值；/n步骤S3，FPGA控制其内部的延时控制单元继续调整设定的延时时间，若查找不到行同步头时，停止设定延时时间的增加，同时将该设定的延时时间作为该单元的结束延时值，并进入延时值计算状态；/n步骤S4，计算结束延时值与初始延时值的中间点位置；/n步骤S5，控制延时控制单元进行调整，调至结束延时值与初始延时值的中间点位置时...

【技术特征摘要】
1.基于FPGA的LVDS视频接口动态调整方法，其特征在于，包括以下步骤：
步骤S1，FPGA上电初始化，控制其内部的延时控制单元，重置延时单元初始延时值为0；同时设定延时时间查找行同步头；
步骤S2，查找到行同步头，同时把当前延时控制单元设定的延时时间作为该单元的初始延时值；
步骤S3，FPGA控制其内部的延时控制单元继续调整设定的延时时间，若查找不到行同步头时，停止设定延时时间的增加，同时将该设定的延时时间作为该单元的结束延时值，并进入延时值计算状态；
步骤S4，计算结束延时值与初始延时值的中间点位置；
步骤S5，控制延时控制单元进行调整，调至结束延时值与初始延时值的中间点位置时完成。


2.如权利要求1所述的基于FPGA的LVDS视频接口动态调整方法，其特征在于：步骤S1中，在设定延时时间内若未查找到行同步头，FPGA控制其内部的延时控制单元调整延时设定时间。

<...

【专利技术属性】
技术研发人员：邓贵军，
申请(专利权)人：成都国翼电子技术有限公司，
类型：发明
国别省市：四川;51