FPGA开发板制造技术

本实用新型专利技术公开了一种FPGA开发板。该开发板包括：现场可编程门阵列FPGA芯片、移动产业处理器接口MIPI DPHY接收接口模块、MIPI DPHY发送接口模块、联合测试工作组下载电路模块及时钟电路模块。MIPI DPHY接收接口模块与FPGA芯片的第一bank区域连接，MIPI DPHY发送接口模块与FPGA芯片的第二bank区域连接，能够在实现LP和HS两种数据传输模式的自由切换的情况下，占用较少的FPGA芯片的bank区域，节省了FPGA芯片的I/O接口资源。

FPGA development board

【技术实现步骤摘要】
FPGA开发板
本技术涉及电路
，尤其涉及一种现场可编程门阵列(Field-ProgrammableGateArray，FPGA)开发板。
技术介绍
现场可编程门阵列FPGA是在可编程阵列逻辑(ProgrammableArrayLogic，PAL)、通用阵列逻辑(GenericArrayLogic，GAL)、复杂可编程逻辑器件(ComplexProgrammableLogicDevice，CPLD)等可编程器件的基础上进一步发展的产物。FPGA是作为专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。移动产业处理器接口(MobileIndustryProcessorInterface，MIPI)为移动设备组件接口规范标准。MIPIDPHY为对显示串行接口(DisplaySerialInterface，DSI)和相机串行接口(CameraSerialInterface，CSI)提供物理层定义本文档来自技高网...

【技术保护点】
1.一种FPGA开发板，其特征在于，包括：/nFPGA芯片、移动产业处理器接口MIPIDPHY接收接口模块、MIPI DPHY发送接口模块、联合测试工作组JTAG下载电路模块及时钟电路模块；/n所述FPGA芯片分别与所述MIPIDPHY接收接口模块、所述MIPI DPHY发送接口模块、所述JTAG下载电路模块及所述时钟电路模块连接，其中，所述FPGA芯片包括第一bank区域及第二bank区域，所述MIPI DPHY接收接口模块与所述第一bank区域连接，所述MIPIDPHY发送接口模块与所述第二bank区域连接；/n所述JTAG下载电路模块用于对所述FPGA芯片编程；/n所述时钟电路模块为所述...

【技术特征摘要】
1.一种FPGA开发板，其特征在于，包括：
FPGA芯片、移动产业处理器接口MIPIDPHY接收接口模块、MIPIDPHY发送接口模块、联合测试工作组JTAG下载电路模块及时钟电路模块；
所述FPGA芯片分别与所述MIPIDPHY接收接口模块、所述MIPIDPHY发送接口模块、所述JTAG下载电路模块及所述时钟电路模块连接，其中，所述FPGA芯片包括第一bank区域及第二bank区域，所述MIPIDPHY接收接口模块与所述第一bank区域连接，所述MIPIDPHY发送接口模块与所述第二bank区域连接；
所述JTAG下载电路模块用于对所述FPGA芯片编程；
所述时钟电路模块为所述FPGA芯片提供时钟信号；
所述FPGA芯片用于高速HS数据传输模式与低功耗LP数据传输模式之间的切换；
所述MIPIDPHY接收接口模块用于接收所述HS数据传输模式或所述LP数据传输模式对应的数据；
所述MIPIDPHY发送接口模块用于发送所述HS数据传输模式或所述LP数据传输模式对应的数据。


2.根据权利要求1所述的FPGA开发板，其特征在于，所述第一bank区域包括第一I/O接口及第二I/O接口，所述第一I/O接口与所述MIPIDPHY接收接口模块的正极端口连接，所述第二I/O接口与所述MIPIDPHY接收接口模块的负极端口连接；
所述第一I/O接口用于接收所述MIPIDPHY接收接口模块的差分正极信号，所述第二I/O接口用于接收所述MIPIDPHY接收接口模块的差分负极信号；
所述第二bank区域包括第三I/O接口及第四I/O接口，所述第三I/O接口与所述MIPIDPHY发送接口模块的正极端口连接，所述第四I/O接口与所述MIPIDPHY发送接口模块的负极端口连接；
所述第三I/O接口用于发送所述差分正极信号，所述第四I/O接口用于发送所述差分负极信号。


3.根据权利要求1所述的FPGA开发板，其特征在于，所述MIPIDPHY接收接口模块为MIPIDPHY...

【专利技术属性】
技术研发人员：张灿锋，
申请(专利权)人：山东高云半导体科技有限公司，
类型：新型
国别省市：山东;37