一种RiscV MCU的编译方法及装置，包括：获取RiscV MCU的软核IP以及RiscV MCU的软件代码；其中，所述RiscV MCU的软核IP基于FPGA实现；对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，得到包含RiscV MCU的软核IP和RiscV MCU的软件代码的比特流文件，或者，对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码分别编译再进行合并，得到包含RiscV MCU的软核IP和RiscV MCU软件代码的比特流文件。本公开实施例能够产生同时包含MCU软核IP的和MCU软件代码的编译文件，从而方便后续管理。方便后续管理。方便后续管理。
【技术实现步骤摘要】
一种RiscV MCU的编译方法及装置
[0001]本文涉及系统编译技术，尤指一种指令集微控制单元(RISC
‑
VMicrocontroller Unit，RiscV MCU)的编译方法及装置。
技术介绍
[0002]RiscV MCU是指以RiscV为架构的MCU，在MCU与可编程阵列逻辑系统级芯片(Field Programmable Gate Array System on Chip，FPGA SoC)的应用中，如果MCU为软核知识产权(Intellectual Property，IP)，常规编译方法一般仍是采用传统的MCU编译方法，即MCU软核IP在FPGA编译软件中编译为比特流作为硬件系统，MCU软件代码在MCU编译软件中编译为二进制文件，硬件与软件位于独立的编译软件中。
[0003]然而这种方式所编译出的文件是相互独立的，因此管理起来较为繁琐。
技术实现思路
[0004]本申请提供了一种RiscV MCU的编译方法及装置，能够产生同时包含MCU软核IP的和MCU软件代码的编译文件，从而方便后续管理。
[0005]一方面，本申请提供了一种RiscV MCU的编译方法，包括：
[0006]获取RiscV MCU的软核IP以及RiscV MCU的软件代码；其中，所述RiscV MCU的软核IP基于FPGA实现；
[0007]对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，得到包含RiscV MCU的软核IP和RiscV MCU的软件代码的比特流文件，或者，对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码分别编译再进行合并，得到包含RiscV MCU的软核IP和RiscV MCU软件代码的比特流文件。
[0008]另一方面，本申请提供了一种RiscV MCU的编译装置，包括存储器和处理器，所述存储器用于保存可执行程序；
[0009]所述处理器用于读取执行所述可执行程序，以实现如前述的RiscV MCU的编译方法
[0010]与相关技术相比，本申请能够对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，或对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码分别编译再进行合并，以得到包含RiscV MCU的软核IP和RiscV MCU软件代码的比特流文件，因此方便了后续管理。
[0011]本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
[0012]附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的
实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
[0013]图1为本申请实施例提供的一种RiscV MCU的编译方法的流程示意图；
[0014]图2为本申请实施例提供的一种RiscV MCU的编译方法中依赖性编译方式的编译流程示意图；
[0015]图3为本申请实施例提供的一种将文本格式的二进制数据替换MCU的指令存储器的RAM中初始值所在位置的数据的过程示意图；
[0016]图4为本申请实施例提供的一种RiscV MCU的编译方法中独立性编译方式的编译流程示意图。
具体实施方式
[0017]本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
[0018]本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的专利技术方案。任何实施例的任何特征或元件也可以与来自其它专利技术方案的特征或元件组合，以形成另一个由权利要求限定的独特的专利技术方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
[0019]此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
[0020]本申请实施例提供了一种RiscV MCU的编译方法，如图1所示，包括：
[0021]步骤101、获取RiscV MCU的软核IP以及RiscV MCU的软件代码；其中，所述RiscV MCU的软核IP基于FPGA实现；
[0022]步骤102、对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，得到包含RiscV MCU的软核IP和RiscV MCU的软件代码的比特流文件，或者，对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码分别编译再进行合并，得到包含RiscV MCU的软核IP和RiscV MCU软件代码的比特流文件。
[0023]示例性的，对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，得到包含RiscV MCU的软核IP和RiscV MCU的软件代码的比特流文件的这种方式可以称为依赖性编译方式，而对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码分别编译再
进行合并，得到包含RiscV MCU的软核IP和RiscV MCU软件代码的比特流文件的这种方式可以称为独立性编译方式。本申请实施例提供的RiscV MCU的编译方法包括两条编译方式，分别针对两种不同的用户群体和应用场景，用户实际应用时可根据应用需求选择，依赖性编译方式适用于软硬件开发人员是同一批人员，可以一体化开发，而独立性编译方式适用于软硬件开发人员非同一批人员。
[0024]本申请实施例提供的RiscV MCU的编译方法，能够对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，或对所述RiscV MCU的软核IP和所述RiscV MCU的软本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种指令集微控制单元RiscV MCU的编译方法，其特征在于，包括：获取RiscV MCU的软核知识产权IP以及RiscV MCU的软件代码；其中，所述RiscV MCU的软核IP基于可编程阵列逻辑FPGA实现；对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，得到包含RiscV MCU的软核IP和RiscV MCU的软件代码的比特流文件，或者，对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码分别编译再进行合并，得到包含RiscV MCU的软核IP和RiscV MCU软件代码的比特流文件。2.根据权利要求1所述的方法，其特征在于，所述对所述RiscV MCU的软核IP和所述RiscV MCU的软件代码进行一体化编译，得到包含RiscV MCU的软核IP和RiscV MCU的软件代码的比特流文件，包括：将所述RiscV MCU的软件代码转换为预设格式的数据；其中，所述预设格式为FPGA中用作所述RiscV MCU的指令存储器的随机存取存储器RAM中初始值所要求的数据格式；将获得的预设格式的数据存储在所述RAM中作为所述RAM的初始值；利用FPGA编译器编译所述RiscV MCU的指令存储器，得到所述包含RiscV MCU的软核IP和RiscV MCU的软件代码的比特流文件。3.根据权利要2所述的方法，其特征在于，将所述RiscV MCU的软件代码转换为预设格式的数据，包括：利用预置代码编译器将所述RiscV MCU的软件代码转换为二进制数据；将所述二进制数据转换为所述预设格式的数据。4.根据权利要求3所述的方法，其特征在于，所述预设格式包括：N进制的数据格式、每一行排列M个数据、每一行数据的预设排列模式；其中，N、M均为正整数。5.根据权利要求4所述的方法，其特征在于，所述N进制的数据格式包括：十六进制的数据格式；所述预设排列模式包括：大端模式和小端模式。6.根据权利要求3所述的方法，其特征在于，所述预置代码编译器包括：GNU编译器套件GCC编译器。7.根据权利要求1所述的方法，其特征在于，所述对所述RiscV MCU的软核IP和所...
【专利技术属性】
技术研发人员：刘锴，宋宁，杜金凤，
申请(专利权)人：山东高云半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。