一种Σ-Δ型AD的连续等间隙采样的外同步装置制造方法及图纸

本发明专利技术公开了一种Σ‑Δ型AD的连续等间隙采样的外同步装置，通过采用外同步间歇采样时钟作为Σ‑Δ型AD的工作时钟，在两次同步信号之间的时钟脉冲个数严格一致，等于一次采样所需要的时钟脉冲数，这样只需要利用启动信号复位一次Σ‑Δ型AD后，以后每次的采样都能与同步信号同步，无需再复位数字滤波器，等采样时间内数字滤波器能利用的数据和连续采样不复位数字滤波器相比，与传统装置相比，大幅度降低了采样噪声，提高采样精度。

【技术实现步骤摘要】
一种Σ-Δ型AD的连续等间隙采样的外同步装置
本专利技术属于时钟同步采样系统
，更为具体地讲，涉及一种Σ-Δ型AD的连续等间隙采样的外同步装置。
技术介绍
当前，Σ-Δ型AD采样系统需要设计同步系统用以同步采样通道的采样时刻点，减少多通道间由于采样时刻点误差引起的采样孔径误差。同步系统的设计会直接影响Σ-Δ型AD的采样精度和时间有效性。传统Σ-Δ型AD外同步等间隙采样同步系统如图1所示，其时钟直接使用外部连续时钟，Y_SYSN信号与START信号与逻辑，形成外部同步采样系统；传统Σ-Δ型AD采样采用连续的时钟作为Σ-Δ型AD的工作时钟，采用同步信号同步采样起始。由于工作时钟与同步信号的时钟不同步，所以对于Σ-Δ型AD而言，每次同步必须复位数字滤波器，意味着需要一个完整的数字滤波器建立时间才能正常采样一次，等采样时间内数字滤波器能利用的数据和连续采样不复位数字滤波器相比，仅为后者的2％，噪声增加4倍以上。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种Σ-Δ型AD的连续等间隙采样的外同步装置，在外部同步信号的触发下，AD采用同步间歇性采样时钟，实现外同步连续采样以及采样时钟的数字化外同步系统。为实现上述专利技术目的，本专利技术一种Σ-Δ型AD的连续等间隙采样的外同步装置，其特征在于，包括：时钟预驯服模块、间歇同步时钟发生器、同步触发模块和AD采样模块；所述时钟预驯服模块包括鉴频器、反馈滤波器、压控振荡器VCO和分频器；等间隙的外同步时钟信号Y-SYSN输入至时钟预驯服模块后，鉴频器在Y-SYSN的一个完整周期T内，计数分频器输出的采样时钟信号XF-CLK的脉冲个数，记为fx；然后统计AD采样模块完成一次完整采样所需的脉冲个数，记为fc；将脉冲个数fx与脉冲个数fc和预留值Δ的和相比，当fx稳定在fc～(fc+Δ)时，这时认定环路已经锁定，输入信号已经驯服完成，从而直接输出驯服时钟信号XF-CLK；否则，将比较的结果即频率误差转换成电压信号输入至反馈滤波器，通过滤除高频成分后形成稳定的直流电压信号，并作为压控振荡器的控制电压，用来控制压控振荡器输出分频信号至分频器，分频器根据分频信号实现分频输出，具体输出过程为：如果fx>fc+Δ，则通过分频器对XF-CLK进行分频输出，降低其时钟频率，然后输出XF-CLK；如果fx＜fc，则通过分频器对XF-CLK进行分频输出，提高其时钟频率，然后输出XF-CLK；经过反复驯服，使XF-CLK的频率稳定在(T/fc+Δ)～(T/fc)之间；所述间歇同步时钟发生器包括计数器和选择器；首先将脉冲个数fc作为设定值输入至计数器，完成计数器的设定；当Y-SYSN输入至计数器时，计数器初始化为0，然后开始计数；当每检测到一次XF-CLK，则计数器的计数值加1，使能选择器的高电平有效，输出XJ-CLK，当计数器的计数值增加到fc时，计数器保持不变，使能选择器的低电平有效，并输出低电平，从而输出fc个采样脉冲的间隙采样时钟XJ-CLK至AD采样模块；当下一次Y-SYSN到来时，计数器重新开始计数，并重复该过程，所述同步触发模块包括与门和触发模块；首先，通过外接设备为同步触发模块提供一个启动信号；Y-SYSN和启动信号同时输入至与门，在与门中，当Y-SYSN和启动信号同时高电平有效时，再将两信号输入至触发模块，当触发模块检测到启动信号的上升沿到来时，触发模块开始接收并输出Y-SYSN至AD采样模块，上升沿之后，触发模块锁死，并不在输出同步信号SYSN；当触发模块检测到启动信号的下降沿到来时，触发模块进行复位；所述AD采样模块在XJ-CLK到来时对同步信号SYSN进行采样，得到采样数据。本专利技术的专利技术目的是这样实现的：本专利技术一种Σ-Δ型AD的连续等间隙采样的外同步装置，通过采用外同步间歇采样时钟作为Σ-Δ型AD的工作时钟，在两次同步信号之间的时钟脉冲个数严格一致，等于一次采样所需要的时钟脉冲数，这样只需要利用启动信号复位一次Σ-Δ型AD后，以后每次的采样都能与同步信号同步，无需再复位数字滤波器，等采样时间内数字滤波器能利用的数据和连续采样不复位数字滤波器相比，与传统装置相比，大幅度降低了采样噪声，提高采样精度。附图说明图1是传统Σ-Δ型AD外同步等间隙采样同步系统图；图2本专利技术一种Σ-Δ型AD的连续等间隙采样的外同步装置一种具体实施方式架构图；图3是时钟预驯服模块的原理图；图4是间歇同步时钟的发生器的原理图；图5是间歇采样时钟时序图；图6是同步触发模块的原理图；图7是同步触发的时序图；图8是启动信号的时序图。具体实施方式下面结合附图对本专利技术的具体实施方式进行描述，以便本领域的技术人员更好地理解本专利技术。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本专利技术的主要内容时，这些描述在这里将被忽略。实施例图2本专利技术一种Σ-Δ型AD的连续等间隙采样的外同步装置一种具体实施方式架构图。在本实施例中，如图2所示，本专利技术一种Σ-Δ型AD的连续等间隙采样的外同步装置，包括：时钟预驯服模块、间歇同步时钟发生器、同步触发模块和AD采样模块。如图3所示，时钟预驯服模块包括鉴频器、反馈滤波器、压控振荡器VCO和分频器；等间隙的外同步时钟信号Y-SYSN输入至时钟预驯服模块后，鉴频器在Y-SYSN的一个完整周期T内，计数分频器输出的采样时钟信号XF-CLK的脉冲个数，记为fx；然后统计AD采样模块完成一次完整采样所需的脉冲个数，记为fc；将脉冲个数fx与脉冲个数fc和预留值Δ的和相比，当fx稳定在fc～(fc+Δ)时，这时认定环路已经锁定，输入信号已经驯服完成，从而直接输出驯服时钟信号XF-CLK；否则，将比较的结果即频率误差转换成电压信号输入至反馈滤波器，通过滤除高频成分后形成稳定的直流电压信号，并作为压控振荡器的控制电压，用来控制压控振荡器输出分频信号至分频器，分频器根据分频信号实现分频输出，具体输出过程为：如果fx>fc+Δ，则通过分频器对XF-CLK进行分频输出，降低其时钟频率，然后输出XF-CLK；如果fx＜fc，则通过分频器对XF-CLK进行分频输出，提高其时钟频率，然后输出XF-CLK；经过反复驯服，使XF-CLK的频率稳定在(T/fc+Δ)～(T/fc)之间。用外同步信号对AD采样时钟进行预驯服，既保证了预驯服时钟略大于AD一次采样所需要脉冲的时钟频率，又可以防止间歇时间过长带来的由于输入时钟不稳定导致的精度问题。如图4所示，间歇同步时钟发生器包括计数器和选择器；采样工作时钟在进行了预驯服后，预驯服时钟略大于AD一次采样所需要脉冲的时钟频率。该时钟并不稳定，有一定的时间抖动，不能直接与外同步时钟信号Y-SYSN同步。为了实现采样与Y-SYSN信号同步，可以采用间歇采样时钟。即在两次同步信号之间输出AD一次采样所需要的个数fc个采样时钟脉冲，采样时钟保持低电平本文档来自技高网...

【技术保护点】
1.一种Σ-Δ型AD的连续等间隙采样的外同步装置，其特征在于，包括：时钟预驯服模块、间歇同步时钟发生器、同步触发模块和AD采样模块；/n所述时钟预驯服模块包括鉴频器、反馈滤波器、压控振荡器VCO和分频器；等间隙的外同步时钟信号Y-SYSN输入至时钟预驯服模块后，鉴频器在Y-SYSN的一个完整周期T内，计数计数分频器输出的采样时钟信号XF-CLK的脉冲个数，记为f

【技术特征摘要】
1.一种Σ-Δ型AD的连续等间隙采样的外同步装置，其特征在于，包括：时钟预驯服模块、间歇同步时钟发生器、同步触发模块和AD采样模块；
所述时钟预驯服模块包括鉴频器、反馈滤波器、压控振荡器VCO和分频器；等间隙的外同步时钟信号Y-SYSN输入至时钟预驯服模块后，鉴频器在Y-SYSN的一个完整周期T内，计数计数分频器输出的采样时钟信号XF-CLK的脉冲个数，记为fx；然后统计AD采样模块完成一次完整采样所需的脉冲个数，记为fc；将脉冲个数fx与脉冲个数fc和预留值Δ的和相比，当fx稳定在fc～(fc+Δ)时，这时认定环路已经锁定，输入信号已经驯服完成，从而直接输出驯服时钟信号XF-CLK；否则，将比较的结果即频率误差转换成电压信号输入至反馈滤波器，通过滤除高频成分后形成稳定的直流电压信号，并作为压控振荡器的控制电压，用来控制压控振荡器输出分频信号至分频器，分频器根据分频信号实现分频输出，具体输出过程为：如果fx>fc+Δ，则通过分频器对XF-CLK进行分频输出，降低其时钟频率，然后输出XF-CLK；如果fx＜fc，则通过分频器对XF-CLK进行分频输出，提高其时钟频率，然后输出XF-CLK；经过反复驯服，使XF-CLK的频率稳定在(T/fc+Δ)～(T/fc)之间；
所述间歇同步时钟发生器包括计数器和选择器；首先将脉冲个数fc作为设定值输入至计数器，完成计数器的设定；当Y-SYSN输入至计数器时，计数器初始化为0，然后开始计数；当每检测到一次XF-CLK，则计数器的计数值加1，使能选择器的高电平有效，输出XJ-CLK，当计数器的计数值增加到fc时，计数器保持不变，使能选择器的低...

【专利技术属性】
技术研发人员：胡学海，任代蓉，杨成，李永丰，张朋，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51