【技术实现步骤摘要】
微控制器、中断处理芯片、设备及中断处理方法
本申请实施例涉及计算机
，尤其涉及一种微控制器、中断处理芯片、中断处理设备以及中断处理方法。
技术介绍
随着计算机技术的发展，微控制器的应用也越来越广泛。在微控制器中，中断处理的功能是必不可少的，如何对中断进行处理成为了关注的焦点。在一种技术方案中，在正常处理的程序中产生中断请求时，响应于该中断请求，在SRAM(StaticRandom-AccessMemory，静态随机访问存储器)中存储内核单元中正在执行的该程序的上下文数据，然后执行对应的中断处理函数，在中断处理函数执行完成之后，恢复与该程序对应的上下文数据。在该技术方案中，将中断时内核单元正在执行的程序的上下文数据存储在SRAM中，然而，由于向SRAM写入数据需要消耗较多的系统时钟，造成中断响应的延迟较长。
技术实现思路
有鉴于此，本申请实施例的目的之一在于提供一种微控制器、中断处理芯片、中断处理设备及中断处理方法，用以克服由于在发生中断时向SRAM中写入内核单元执行的程序的上下文数据，造成中...
【技术保护点】
1.一种微控制器，其特征在于，所述微控制器包括：内核单元、中断控制单元以及至少一个缓冲寄存器组；所述内核单元与所述中断控制单元通信连接，所述内核单元与所述缓冲寄存器组通信连接，所述缓冲寄存器组包含至少一个寄存器；/n所述中断控制单元，用于根据中断信号确定所述内核单元中上下文数据的存储位置，并生成存储控制信号，所述上下文数据包括所述中断信号产生时所述内核单元中缓存的数据，所述存储控制信号用于指示所述上下文数据的存储位置，所述上下文数据的存储位置包括所述缓冲寄存器组和随机访问存储器；/n所述内核单元，用于在所述存储控制信号指示所述上下文数据的存储位置为缓冲寄存器组时，根据所述存...
【技术特征摘要】
1.一种微控制器，其特征在于，所述微控制器包括：内核单元、中断控制单元以及至少一个缓冲寄存器组；所述内核单元与所述中断控制单元通信连接，所述内核单元与所述缓冲寄存器组通信连接，所述缓冲寄存器组包含至少一个寄存器；
所述中断控制单元，用于根据中断信号确定所述内核单元中上下文数据的存储位置，并生成存储控制信号，所述上下文数据包括所述中断信号产生时所述内核单元中缓存的数据，所述存储控制信号用于指示所述上下文数据的存储位置，所述上下文数据的存储位置包括所述缓冲寄存器组和随机访问存储器；
所述内核单元，用于在所述存储控制信号指示所述上下文数据的存储位置为缓冲寄存器组时，根据所述存储控制信号将所述上下文数据存储到所述缓冲寄存器组中。
2.根据权利要求1所述的微控制器，其特征在于，所述缓冲寄存器组包括编号配置寄存器；
所述编号配置寄存器，用于存储编号配置信息，所述编号配置信息用于指示所述缓冲寄存器组的中断编号，所述编号配置信息所指示的中断编号为固定编号或动态编号；
所述内核单元，用于在将所述上下文数据存储到中断编号与所述存储控制信号指示的编号一致的缓冲寄存器中。
3.根据权利要求2所述的微控制器，其特征在于，所述缓冲寄存器组包括缓冲配置寄存器；
所述缓冲配置寄存器，用于配置所述缓冲寄存器组的类型，所述缓冲寄存器组的类型包括固定缓冲寄存器组和动态缓冲寄存器组，所述固定缓冲寄存器组的编号配置信息所指示的编号为固定编号，所述动态缓冲寄存器组的编号配置信息所指示的编号为动态编号。
4.根据权利要求2所述的微控制器，其特征在于，
所述中断控制单元，还用于根据所述中断信号确定当前中断为快速中断时，将所述上下文数据的存储位置确定为所述缓冲寄存器组，在确定当前中断为普通中断时，将所述上下文数据的存储位置确定为所述随机访问存储器。
5.根据权利要求4所述的微控制器，其特征在于，
所述中断控制单元，还用于在根据所述中断信号的编号确定中断类型为预设固定中断时，根据所述中断信号的编号生成所述存储控制信号。
6.根据权利要求4所述的微控制器，其特征在于，
所述中断控制单元，还用于在根据所述中断信号的编号确定中断类型不为预设固定中断时，将空闲的所述缓冲寄存器组的中断编号配置为所述中断信号的编号，并根据所述中断信号的编号生成所述存储控制信号。
7.根据权利要求4所述的微控制器，其特征在于，...
【专利技术属性】
技术研发人员：周俊，陈德坤，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。