一种时差提取器制造技术

本实用新型专利技术公开了一种时差提取器，涉及无源定位领域，它包括蝶形运算模块电路和FFT模块电路；所述蝶形运算模块电路的信号输出端与所述FFT模块电路的信号输入端连接，用于将完成蝶形运算的数据进行时差提取。通过采用蝶形运算大大减少了运算时间，提高了信号的接收效率以及时差的精度；在蝶形运算的过程中，采用快速傅里叶变换，能够有效改善混频误差对时差估计性能的恶化，在一定程度上能较好地消除因接收机本身存在的误差对整个无源定位的影响；能够提高无源定位的精确度和准确度，以及实时更新位置时差信息，实现高度的同步。

A time difference extractor

【技术实现步骤摘要】
一种时差提取器
本技术涉及无源定位
，一种时差提取器。
技术介绍
无源定位技术因其高度的隐匿性和极强的生存力,在探测定位系统中的地位越来越高，其增强系统的反侦察、抗干扰能力等优点而越来越受到重视。基于时差的无源定位技术更有着其定位精度较高、组网能力较强以及对接收系统要求较低等优点。目前应用在无源定位技术中的电路技术存在各种采频误差、混频误差，以及电路应用的局限性、定位精度不满足要求、可靠性较差和电路测量模块的复杂性等不足；在现有的无源定位方法的硬件电路基础之上，无法在存在多个目标的情况下，快速搜索目标点，以及当目标为运动状态时，无法对其的定位建立起高精度的、强稳健性的跟踪方法；在借助电子电路技术定位时，一般存在着两观测站射频输入信号间的时延关系与基带观测信号间的时延关系相同这一假定，接收机内部的非理想因素会使得基带时延关系不可能与射频输入处的时延关系完全一致。因此，如何准确同步的完成对时差信号的提取，是现阶段需要解决的问题。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种时差提取器，大大减少了运算时间，提高时差提取的精确度和准确度，以及能够实时更新位置时差信息，实现高度同步。本技术的目的是通过以下技术方案来实现的：一种时差提取器，它包括蝶形运算模块电路和FFT模块电路；所述蝶形运算模块电路的信号输出端与所述FFT模块电路的信号输入端连接，用于将完成蝶形运算的数据进行时差提取。所述时差提取器还包括一RAM存储器，所述FFT模块电路的数据输出端与所述RAM存储器的数据读入端连接，用于将所述FFT模块电路输出的数据进行存储备用；所述RAM存储器的数据输出端与所述FFT模块电路的数据输入端连接，用于在数据丢失时对备用数据的读取。所述蝶形运算模块电路包括一数字延时链单元和一D触发器单元，所述数字延时链单元的输出端与所述D触发器单元的输入端连接。所述数字延时链单元包括FFT_START子单元和mRead子单元；所述FFT_START子单元与所述mRead子单元并联后与所述D触发器单元串联。所述D触发器包括mRead_3和FFT_START_3；所述FFT_START子单元的与所述FFT_START_3串联，所述mRead子单元与所述mRead_3串联。所述FFT_START子单元包括FFT_START_0和FFT_START_1；所述FFT_START_0和所述FFT_START_1串联；所述mRead子单元包括mRead_0和mRead_1；所述mRead_0和所述mRead_1串联。所述蝶形运算模块电路还包括一比较器Equal0，所述比较器Equal0与所述FFT_START_0串联。所述FFT模块电路包括FFT上层电路和FFT底层电路；所述FFT上层电路通过clk端口将数据写入到所述FFT底层电路中。所述mRead_3和FFT_START_3的Q输出端口与所述FFT上层电路的sink_imag[15..0]和sink_real[15..0]端口连接。所述FFT上层电路通过source_imag[15..0]和source_real[15..0]与所述RAM存储器的wren端口连接；通过source_error[5..0]端口与所述RAM存储器的wraddress[9..0]端口连接。本技术的有益效果是：一种时差提取器，通过采用蝶形运算大大减少了运算时间，提高了信号的接收效率以及时差的精度；在蝶形运算的过程中，采用快速傅里叶变换，能够有效改善混频误差对时差估计性能的恶化，在一定程度上能较好地消除因接收机本身存在的误差对整个无源定位的影响；能够提高无源定位的精确度和准确度，以及实时更新位置时差信息，实现高度的同步。附图说明图1为蝶形运算模块的电路图；图2为FFT上层电路图；图3为FFT底层电路图；图4为RAM存储器电路图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本技术的描述中，需要说明的是，术语“上”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。在本技术的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。下面结合附图进一步详细描述本技术的技术方案，但本技术的保护范围不局限于以下所述。一种时差提取器，它包括蝶形运算模块电路和FFT模块电路；所述蝶形运算模块电路的信号输出端与所述FFT模块电路的信号输入端连接，用于将完成蝶形运算的数据进行时差提取。所述时差提取器还包括一RAM存储器，所述FFT模块电路的数据输出端与所述RAM存储器的数据读入端连接，用于将所述FFT模块电路输出的数据进行存储备用；所述RAM存储器的数据输出端与所述FFT模块电路的数据输入端连接，用于在数据丢失时对备用数据的读取。如图1所示，所述蝶形运算模块电路包括一数字延时链单元和一D触发器单元，所述数字延时链单元的输出端与所述D触发器单元的输入端连接。所述数字延时链单元包括FFT_START子单元和mRead子单元；所述FFT_START子单元与所述mRead子单元并联后与所述D触发器单元串联。所述D触发器包括mRead_3和FFT_START_3；所述FFT_START子单元的与所述FFT_START_3串联，所述mRead子单元与所述mRead_3串联。所述FFT_START子单元包括FFT_START_0和FFT_START_1；所述FFT_START_0的输出端口和所述FFT_START_1的输入端口1串联；所述mRead子单本文档来自技高网...

【技术保护点】
1.一种时差提取器，其特征在于：它包括蝶形运算模块电路和FFT模块电路；所述蝶形运算模块电路的信号输出端与所述FFT模块电路的信号输入端连接，用于将完成蝶形运算的数据进行时差提取。/n

【技术特征摘要】
1.一种时差提取器，其特征在于：它包括蝶形运算模块电路和FFT模块电路；所述蝶形运算模块电路的信号输出端与所述FFT模块电路的信号输入端连接，用于将完成蝶形运算的数据进行时差提取。


2.根据权利要求1所述的一种时差提取器，其特征在于：所述时差提取器还包括一RAM存储器，所述FFT模块电路的数据输出端与所述RAM存储器的数据读入端连接，用于将所述FFT模块电路输出的数据进行存储备用；所述RAM存储器的数据输出端与所述FFT模块电路的数据输入端连接，用于在数据丢失时对备用数据的读取。


3.根据权利要求2所述的一种时差提取器，其特征在于：所述蝶形运算模块电路包括一数字延时链单元和一D触发器单元，所述数字延时链单元的输出端与所述D触发器单元的输入端连接。


4.根据权利要求3所述的一种时差提取器，其特征在于：所述数字延时链单元包括FFT_START子单元和mRead子单元；所述FFT_START子单元与所述mRead子单元并联后与所述D触发器单元串联。


5.根据权利要求4所述的一种时差提取器，其特征在于：所述D触发器包括mRead_3和FFT_START_3；所述FFT_START子单元的与所述FFT_START_3串联，所述mRead子单元与所述mRead_3串联。


6.根据权利...

【专利技术属性】
技术研发人员：罗正华，庞宏宇，周方均，钟典儒，刘一达，
申请(专利权)人：成都大学，
类型：新型
国别省市：四川;51