一种移位寄存器及其驱动方法、栅极驱动电路技术

本申请公开了一种移位寄存器及其驱动方法、栅极驱动电路，移位寄存器包括输入子电路、放电子电路、输出子电路、上拉子电路、下拉子电路和复位子电路，其中，输入子电路在信号输入端的控制下，向第一上拉节点和第二上拉节点提供信号输入端的信号，放电子电路在第二上拉节点的控制下，对第二上拉节点进行放电，输出子电路在第一上拉节点和参考节点的控制下，向信号输出端提供时钟信号输入端和第二上拉节点的信号；下拉子电路在下拉节点的控制下，向第一上拉节点、第二上拉节点、参考节点和信号输出端提供第二电源端的信号。本申请实现了对液晶显示器中薄膜晶体管栅极电压的补偿，提高了移位寄存器的稳定性和显示面板的显示品质。

【技术实现步骤摘要】
一种移位寄存器及其驱动方法、栅极驱动电路
本申请涉及但不限于显示
，尤其涉及一种移位寄存器单元移位寄存器及其驱动方法、栅极驱动电路。
技术介绍
随着平板显示技术的快速发展，对薄膜晶体管液晶显示器(Thinfilmtransistorliquidcrystaldisplay，TFT-LCD)面板画面品质的需求越来越高。阵列基板行驱动(GateDriverOnArray，GOA)技术是一种将显示装置的栅极驱动电路(IntegratedCircuit，IC)集成在阵列基板上的技术，采用GOA技术可以减少IC的使用量，从而降低产品的生产成本和功耗，且采用GOA技术还可以实现显示装置的窄边框化。一般的栅极驱动电路均是由多个级联的移位寄存器单元组成，各级移位寄存器单元分别向阵列基板上的栅线输出扫描信号，传统移位寄存器单元在工作过程中，一帧时间内，输出扫描信号大部分时间为负压，液晶显示器中薄膜晶体管长期处于负偏压，其阈值电压会随着时间的变化产生漂移，阈值电压漂移范围过大时，容易造成显示异常，尤其目前开发的氧化物薄膜晶体管结构更容易出现阈值电压漂移现象。
技术实现思路
本申请提供了一种移位寄存器及其驱动方法、栅极驱动电路，能够提升显示面板的显示品质。本申请实施例提供了一种移位寄存器，包括：输入子电路、放电子电路、输出子电路、上拉子电路、下拉子电路和复位子电路，其中：所述输入子电路分别与信号输入端、第一上拉节点和第二上拉节点连接，用于在信号输入端的控制下，向第一上拉节点和第二上拉节点提供信号输入端的信号；所述放电子电路分别与第二上拉节点和参考节点连接，用于在第二上拉节点的控制下，对第二上拉节点进行放电；所述输出子电路分别与时钟信号输入端、第一上拉节点、第二上拉节点、参考节点和信号输出端连接，用于在第一上拉节点和参考节点的控制下，向信号输出端提供时钟信号输入端和第二上拉节点的信号；所述上拉子电路分别与第一电源端和下拉节点连接，用于在第一电源端的控制下，向下拉节点提供第一电源端的信号；所述下拉子电路分别与第一上拉节点、第二上拉节点、下拉节点、参考节点、第二电源端和信号输出端连接，用于在第一上拉节点的控制下，向下拉节点提供第二电源端的信号，并在下拉节点的控制下，向第一上拉节点、第二上拉节点、参考节点和信号输出端提供第二电源端的信号；所述复位子电路分别与复位信号输入端、第二电源端、第一上拉节点和参考节点连接，用于在复位信号输入端的控制下，向第一上拉节点和参考节点提供第二电源端的信号。可选地，所述输入子电路包括：第一晶体管和第二晶体管，其中：所述第一晶体管的控制极和第一极与所述信号输入端连接，所述第一晶体管的第二极与所述第一上拉节点连接；所述第二晶体管的控制极和第一极与所述信号输入端连接，所述第二晶体管的第二极与所述第二上拉节点连接。可选地，所述放电子电路包括：第三晶体管，其中：所述第三晶体管的控制极和第一极与所述第二上拉节点连接，所述第三晶体管的第二极与所述参考节点连接。可选地，所述输出子电路包括：第四晶体管、第五晶体管、第一电容和第二电容，其中：所述第四晶体管的控制极与所述第一上拉节点连接，所述第四晶体管的第一极与所述时钟信号输入端连接，所述第四晶体管的第二极与所述参考节点连接；所述第五晶体管的控制极与所述参考节点连接，所述第五晶体管的第一极与所述第二上拉节点连接，所述第五晶体管的第二极与所述信号输出端连接；所述第一电容的一端与所述第一上拉节点连接，所述第一电容的另一端与所述参考节点连接；所述第二电容的一端与所述第二上拉节点连接，所述第二电容的另一端与所述参考节点连接。可选地，所述上拉子电路包括：第六晶体管和第七晶体管，其中：所述第六晶体管的控制极和第一极与所述第一电源端连接，所述第六晶体管的第二极与第五节点连接；所述第七晶体管的控制极与所述第五节点连接，所述第七晶体管的第一极与所述第一电源端连接，所述第七晶体管的第二极与所述下拉节点连接。可选地，所述下拉子电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管，其中：所述第八晶体管的控制极与所述第一上拉节点连接，所述第八晶体管的第一极与第五节点连接，所述第八晶体管的第二极与所述第二电源端连接；所述第九晶体管的控制极与所述第一上拉节点连接，所述第九晶体管的第一极与所述下拉节点连接，所述第九晶体管的第二极与所述第二电源端连接；所述第十晶体管的控制极与所述下拉节点连接，所述第十晶体管的第一极与所述第一上拉节点连接，所述第十晶体管的第二极与所述第二电源端连接；所述第十一晶体管的控制极与所述下拉节点连接，所述第十一晶体管的第一极与所述信号输出端连接，所述第十一晶体管的第二极与所述第二电源端连接；所述第十二晶体管的控制极与所述下拉节点连接，所述第十二晶体管的第一极与所述第二上拉节点连接，所述第十二晶体管的第二极与所述第二电源端连接；所述第十三晶体管的控制极与所述下拉节点连接，所述第十三晶体管的第一极与所述参考节点连接，所述第十三晶体管的第二极与所述第二电源端连接。可选地，所述复位子电路包括：第十四晶体管和第十五晶体管，其中：所述第十四晶体管的控制极与所述复位信号输入端连接，所述第十四晶体管的第一极与所述第一上拉节点连接，所述第十四晶体管的第二极与所述第二电源端连接；所述第十五晶体管的控制极与所述复位信号输入端连接，所述第十五晶体管的第一极与所述参考节点连接，所述第十五晶体管的第二极与所述第二电源端连接。可选地，所述输入子电路包括：第一晶体管和第二晶体管，所述放电子电路包括：第三晶体管，所述输出子电路包括：第四晶体管、第五晶体管、第一电容和第二电容，所述上拉子电路包括：第六晶体管和第七晶体管，所述下拉子电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管，所述复位子电路包括：第十四晶体管和第十五晶体管，其中：所述第一晶体管的控制极和第一极与所述信号输入端连接，所述第一晶体管的第二极与所述第一上拉节点连接；所述第二晶体管的控制极和第一极与所述信号输入端连接，所述第二晶体管的第二极与所述第二上拉节点连接；所述第三晶体管的控制极和第一极与所述第二上拉节点连接，所述第三晶体管的第二极与所述参考节点连接；所述第四晶体管的控制极与所述第一上拉节点连接，所述第四晶体管的第一极与所述时钟信号输入端连接，所述第四晶体管的第二极与所述参考节点连接；所述第五晶体管的控制极与所述参考节点连接，所述第五晶体管的第一极与所述第二上拉节点连接，所述第五晶体管的第二极与所述信号输出端连接；所述第一电容的一端与所述第一上拉节点连接，所述第一电容的另一端与所述参考节点连接；所述第二电容的一端与所述第二上拉节点连接，所述第二电容的另一端与所述参考节点连接；所述第六晶体管的控制极和第一极与所述第一电源端连接，所述第六晶体管的第二极与第五节点连接；所述第七晶体管的控制极与所述第五节点连接，所述第七晶体管的第一极与所述第一电源端连接，所述第七晶体管的第二极与所述下拉节点连接；所述第八晶体管的控制极与所述第一上拉节点连本文档来自技高网...

【技术保护点】
1.一种移位寄存器，其特征在于，包括：输入子电路、放电子电路、输出子电路、上拉子电路、下拉子电路和复位子电路，其中：/n所述输入子电路分别与信号输入端、第一上拉节点和第二上拉节点连接，用于在信号输入端的控制下，向第一上拉节点和第二上拉节点提供信号输入端的信号；/n所述放电子电路分别与第二上拉节点和参考节点连接，用于在第二上拉节点的控制下，对第二上拉节点进行放电；/n所述输出子电路分别与时钟信号输入端、第一上拉节点、第二上拉节点、参考节点和信号输出端连接，用于在第一上拉节点和参考节点的控制下，向信号输出端提供时钟信号输入端和第二上拉节点的信号；/n所述上拉子电路分别与第一电源端和下拉节点连接，用于在第一电源端的控制下，向下拉节点提供第一电源端的信号；/n所述下拉子电路分别与第一上拉节点、第二上拉节点、下拉节点、参考节点、第二电源端和信号输出端连接，用于在第一上拉节点的控制下，向下拉节点提供第二电源端的信号，并在下拉节点的控制下，向第一上拉节点、第二上拉节点、参考节点和信号输出端提供第二电源端的信号；/n所述复位子电路分别与复位信号输入端、第二电源端、第一上拉节点和参考节点连接，用于在复位信号输入端的控制下，向第一上拉节点和参考节点提供第二电源端的信号。/n...

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入子电路、放电子电路、输出子电路、上拉子电路、下拉子电路和复位子电路，其中：
所述输入子电路分别与信号输入端、第一上拉节点和第二上拉节点连接，用于在信号输入端的控制下，向第一上拉节点和第二上拉节点提供信号输入端的信号；
所述放电子电路分别与第二上拉节点和参考节点连接，用于在第二上拉节点的控制下，对第二上拉节点进行放电；
所述输出子电路分别与时钟信号输入端、第一上拉节点、第二上拉节点、参考节点和信号输出端连接，用于在第一上拉节点和参考节点的控制下，向信号输出端提供时钟信号输入端和第二上拉节点的信号；
所述上拉子电路分别与第一电源端和下拉节点连接，用于在第一电源端的控制下，向下拉节点提供第一电源端的信号；
所述下拉子电路分别与第一上拉节点、第二上拉节点、下拉节点、参考节点、第二电源端和信号输出端连接，用于在第一上拉节点的控制下，向下拉节点提供第二电源端的信号，并在下拉节点的控制下，向第一上拉节点、第二上拉节点、参考节点和信号输出端提供第二电源端的信号；
所述复位子电路分别与复位信号输入端、第二电源端、第一上拉节点和参考节点连接，用于在复位信号输入端的控制下，向第一上拉节点和参考节点提供第二电源端的信号。


2.根据权利要求1所述的移位寄存器，其特征在于，所述输入子电路包括：第一晶体管和第二晶体管，其中：
所述第一晶体管的控制极和第一极与所述信号输入端连接，所述第一晶体管的第二极与所述第一上拉节点连接；
所述第二晶体管的控制极和第一极与所述信号输入端连接，所述第二晶体管的第二极与所述第二上拉节点连接。


3.根据权利要求1所述的移位寄存器，其特征在于，所述放电子电路包括：第三晶体管，其中：
所述第三晶体管的控制极和第一极与所述第二上拉节点连接，所述第三晶体管的第二极与所述参考节点连接。


4.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路包括：第四晶体管、第五晶体管、第一电容和第二电容，其中：
所述第四晶体管的控制极与所述第一上拉节点连接，所述第四晶体管的第一极与所述时钟信号输入端连接，所述第四晶体管的第二极与所述参考节点连接；
所述第五晶体管的控制极与所述参考节点连接，所述第五晶体管的第一极与所述第二上拉节点连接，所述第五晶体管的第二极与所述信号输出端连接；
所述第一电容的一端与所述第一上拉节点连接，所述第一电容的另一端与所述参考节点连接；
所述第二电容的一端与所述第二上拉节点连接，所述第二电容的另一端与所述参考节点连接。


5.根据权利要求1所述的移位寄存器，其特征在于，所述上拉子电路包括：第六晶体管和第七晶体管，其中：
所述第六晶体管的控制极和第一极与所述第一电源端连接，所述第六晶体管的第二极与第五节点连接；
所述第七晶体管的控制极与所述第五节点连接，所述第七晶体管的第一极与所述第一电源端连接，所述第七晶体管的第二极与所述下拉节点连接。


6.根据权利要求1所述的移位寄存器，其特征在于，所述下拉子电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管，其中：
所述第八晶体管的控制极与所述第一上拉节点连接，所述第八晶体管的第一极与第五节点连接，所述第八晶体管的第二极与所述第二电源端连接；
所述第九晶体管的控制极与所述第一上拉节点连接，所述第九晶体管的第一极与所述下拉节点连接，所述第九晶体管的第二极与所述第二电源端连接；
所述第十晶体管的控制极与所述下拉节点连接，所述第十晶体管的第一极与所述第一上拉节点连接，所述第十晶体管的第二极与所述第二电源端连接；
所述第十一晶体管的控制极与所述下拉节点连接，所述第十一晶体管的第一极与所述信号输出端连接，所述第十一晶体管的第二极与所述第二电源端连接；
所述第十二晶体管的控制极与所述下拉节点连接，所述第十二晶体管的第一极与所述第二上拉节点连接，所述第十二晶体管的第二极与所述第二电源端连接；
所述第十三晶体管的控制极与所述下拉节点连接，所述第十三晶体管的第一极与所述参考节点连接，所述第十三晶体管的第二极与所述第二电源端连接。


7.根据权利要求1所述的移位寄存器，其特征在于，所述复位子电路包括：第十四晶体管和第十五晶体管，其中：
所述第十四晶体管的控制极与所述复位信号输入端连接，所述第十四晶体管的第一极与所述第一上拉节点连接，所述第十四晶体管的第二极与所述第二电源端连接；
所述第十五晶体管的控制极与所述复位信号输入端连接，所述第十五晶体管的第一极与所述参考节点连接，所述第十五晶体管的第二极与所述第二电...

【专利技术属性】
技术研发人员：余豪，袁东旭，赵剑，毛大龙，陈鹏，刘子正，马勇，
申请(专利权)人：京东方科技集团股份有限公司，武汉京东方光电科技有限公司，
类型：发明
国别省市：北京;11