低成本内置自测试中心测试制造技术

本公开涉及低成本内置自测试中心测试。内置自测试(BIST)中心自动测试设备(ATE)框架可以包括主控制器和一个或多个测试器单元。主机控制器可以被配置为接收发起对多个被测设备(DUT)的测试的一个或多个输入。一个或多个测试器单元可以包括多个通用异步接收器‑发送器(UART)通信链路。UART通信链路可以被配置为发送用于发起和控制多个DUT中的内置自测试(BIST)的一个或多个命令。UART通信链路还可以被配置为从多个DUT接收BIST的测试输出数据。主机控制器还可以配置为输出BIST的测试输出数据。

Low cost built-in self test center test

【技术实现步骤摘要】
低成本内置自测试中心测试
本公开总体涉及低成本内置自测试中心测试。
技术介绍
计算系统为现代社会的进步做出了重大贡献，并在许多应用中被用于实现有利的结果。诸如台式个人计算机(PC)、膝上型PC、平板PC、上网本、智能电话、服务器等之类的许多设备在娱乐、教育、商业和科学的大多数领域中提高了生产率并降低了通信和分析数据的成本。计算设备的一个常见方面是计算设备和/或其组件的自动化大量测试。参考图1，示出了根据传统技术的自动测试设备(ATE)框架。ATE框架被配置为提供多个被测设备(DUT)的功能测试。ATE框架可以包括主机控制器105、通信背板1110、一个或多个测试器单元115-115m、以及一个或多个设备接口板120a-120m。通信背板110可以被配置为将一个或多个测试器单元115-115m通信地耦合到主机控制器105。一个或多个设备接口板120a-120m可以被配置为经由DUT125a-125n的连接器130a-130n将多个DUT125a-125n耦合到相应的一个或多个测试器单元115a-115m。连接器130a-130n可以包括一个或多个标准串行通信链路，例如，串行连接小型计算机系统接口(SAS)或串行AT附件(SATA)通信。一个或多个测试器单元115a-115m被配置为生成测试模式并对DUT执行复杂测试过程，并从DUT收集测试结果，以及处理结果。但是，一些客户不需要这种级别的复杂和详尽的测试。因此，持续需要自动测试设备(ATE)框架，其提供更简单的更便宜的DUT测试。专利技术内容通过参考以下描述和附图可以最好地理解本技术，这些附图用于示出本技术的针对被测设备(DUT)的低成本内置自测试(BIST)中心大量测试的实施例。在一个实施例中，自动测试设备(ATE)框架可以包括主机控制器和一个或多个测试器单元。在各方面，主机控制器可以被配置为接收发起对多个DUT的测试的一个或多个输入。一个或多个测试器单元可以包括多个通用异步接收器-发送器(UART)通信链路。UART可以被配置为发送一个或多个命令，用于在到多个DUT的相应串行通信链路上发起和控制内置自测试(BIST)。多个DUT可以包括BIST电路，其被配置为在串行通信链路上从一个或多个测试器单元接收用于发起和控制BIST的一个或多个命令。BIST电路可以生成测试输入数据，并使用测试输入数据执行BIST以生成测试输出数据。BIST电路还可以被配置为在串行通信链路上将测试输出数据发送到一个或多个测试器单元。在各方面，一个或多个测试器单元的UART可以被配置为从多个DUT接收BIST的测试输出数据。主机控制器可以配置为存储和/或显示BIST的测试输出数据。在另一实施例中，自动测试方法可以包括接收发起对多个被测设备(DUT)的测试的一个或多个输入。DUT可以是基于串行连接小型计算机系统接口(SAS)的固态驱动器(SSD)、基于串行AT附件(SATA)的固态驱动器(SSD)、或类似设备。该方法还可以包括发送用于发起和控制内置自测试(BIST)的命令，其中，命令由多个通用异步接收器-发送器(UART)在多个相应的串行通信链路上发送到多个DUT。该方法还可以包括接收BIST的测试输出数据，其中，测试输出数据由多个UART在多个串行通信链路上从多个DUT接收。然后，自动测试方法可以以输出BIST的测试输出数据结束。提供本
技术实现思路
是以便以简化形式介绍一些概念，这些概念将在下面的具体实施方式中进一步描述。本
技术实现思路
不意图标识所要求保护的主题的关键特征或必要特征，也不意图用于限制所要求保护的主题的范围。附图说明在附图的图中，通过示例而非限制的方式示出了本技术的实施例，并且其中，相同的附图标记指代类似的元件，并且其中：图1示出了根据传统技术的自动测试设备(ATE)框架。图2示出了根据本技术的各方面的ATE框架。图3示出了根据本技术的各方面的自动测试方法。具体实施方式现在将详细参考本技术的实施例，其示例在附图中示出。虽然将结合这些实施例描述本技术，但是应该理解，它们并不旨在将本专利技术限制于这些实施例。相反，本专利技术旨在覆盖替代、修改和等同物，其可以包括在由所附权利要求限定的本专利技术的范围内。此外，在本技术的以下详细描述中，阐述了许多具体细节以便提供对本技术的透彻理解。然而，应该理解，可以在没有这些具体细节的情况下实践本技术。在其他情况下，未详细描述公知的方法、过程、组件和电路，以免不必要地模糊本技术的各方面。以下的本技术的一些实施例是根据对一个或多个电子设备内的数据的操作的例程、模块、逻辑块和其他符号表示来呈现的。描述和表示是本领域技术人员用来最有效地将他们工作的实质传达给本领域其他技术人员的手段。例程、模块、逻辑块等在此并且通常被设想为产生期望结果的自洽的过程或指令序列。这些过程包括对物理量的物理操纵。通常，尽管不是必须的，但这些物理操纵采用能够在电子设备中存储、传输、比较和以其他方式操纵的电信号或磁信号的形式。出于方便的原因，并且参考共同使用，参考本技术的实施例，这些信号被称为数据、位、值、元素、符号、字符、术语、数字、字符串等。然而，应该记住，所有这些术语都应被解释为参考物理操纵和量，并且仅仅是方便的标记，并应当根据本领域常用的术语进一步解释。除非从以下讨论中明确指出，否则应理解，通过对本技术的讨论，利用诸如“接收”等之类术语的讨论指的是电子设备的动作和过程，例如，操纵和转换数据的电子计算设备。数据被表示为电子设备的逻辑电路、寄存器、存储器等内的物理(例如，电子)量，并且被转换成类似地表示为电子设备内的物理量的其他数据。在本申请中，对反意连接词的使用旨在包括连接词。使用定冠词或不定冠词并不是为了表示基数。具体地，对“该”对象或“一个”对象的引用也旨在表示可能的多个这样的对象之一。还应理解，本文使用的措辞和术语是出于描述的目的，不应视为限制。图2示出了根据本技术的各方面的自动测试设备(ATE)框架。ATE框架可以包括主机控制器205、通信背板210、一个或多个测试器单元215a-215m、以及一个或多个设备接口板(DIB)220a-220m。一个或多个测试器单元215a-215m通常也称为测试器基元或测试器切片。通信背板210可以被配置为将一个或多个测试器单元215a-215m通信地耦合到主机控制器205。在各方面，测试器单元215a-215m可以包括多个处理单元(PU)板225a-225x，其可以经由驱动器235耦合到多个现场可编程阵列(FPGA)测试板230a-230y。相应的一个或多个测试器单元215a-215m的多个PU板225a-225x中的给定的一个PU板可以执行嵌入式操作系统(OS)240a-240m的实例。在一个实现方式中，嵌入式OS240a-240m可以是基于Linux的OS。在一个实现方式中，ATE框架可以包括嵌入式OS240a-240m的多达32个实例，并且ATE框架可以包括多达32个测试器单元215a-215m本文档来自技高网...

【技术保护点】
1.一种自动测试设备(ATE)框架，包括：/n主机控制器，被配置为接收用于发起对多个被测设备(DUT)的测试的一个或多个输入；/n一个或多个测试器单元，包括多个通用异步接收器-发送器(UART)通信链路，所述多个UART通信链路被配置为：/n发送用于发起和控制所述多个DUT中的内置自测试(BIST)的一个或多个命令，并且/n从所述多个DUT接收所述BIST的测试输出数据；并且/n所述主机控制器还被配置为输出所述BIST的测试输出数据。/n

【技术特征摘要】
20180918 US 16/134,7921.一种自动测试设备(ATE)框架，包括：
主机控制器，被配置为接收用于发起对多个被测设备(DUT)的测试的一个或多个输入；
一个或多个测试器单元，包括多个通用异步接收器-发送器(UART)通信链路，所述多个UART通信链路被配置为：
发送用于发起和控制所述多个DUT中的内置自测试(BIST)的一个或多个命令，并且
从所述多个DUT接收所述BIST的测试输出数据；并且
所述主机控制器还被配置为输出所述BIST的测试输出数据。


2.根据权利要求1所述的ATE框架，还包括：
一个或多个设备接口板(DIB)，被配置为将给定类型的所述多个DUT耦合到所述一个或多个测试器单元。


3.根据权利要求2所述的ATE框架，其中，所述一个或多个DIB包括所述多个UART。


4.根据权利要求2所述的ATE框架，还包括：
多个标准DUT连接器，被配置为将所述多个DUT耦合到所述一个或多个DIB。


5.根据权利要求4所述的ATE框架，其中，所述多个标准DUT连接器包括小型计算机系统接口(SAS)通信链路。


6.根据权利要求4所述的ATE框架，其中，所述多个标准DUT连接器包括串行AT附件(SATA)通信链路。


7.根据权利要求1所述的ATE框架，其中，所述一个或多个测试器单元包括：
多个处理单元(PU)板，其中，所述一个或多个测试器单元中的每一个测试器单元的所述多个PU板中的给定的一个PU板被配置为实现嵌入式操作系统(OS)；
多个现场可编程阵列(FPGA)测试板；
一个或多个驱动器，将所述多个FPGA测试板通信地耦合到所述多个PU板；并且
其中，所述嵌入式OS被配置为通过相应UART通信链路与所述多个PU板进行通信、与所述多个FPGA测试板进行通信、以及与所述多个DUT进行通信。


8.根据权利要求7所述的ATE框架，其中，所述多个FPGA测试板包括所述多个UART。


9.根据权利要求1所述的ATE框架，还包括：
所述多个DUT包括BIST电路，其中，所述BIST电路被配置为，
在所述多个UART通信链路中的相应UART通信链路上接收用于发起和控制所述BIST电路的所述BIST的一个或多个命令，
响应于用于发起和控制所述BIST的一个或多个命令，生成测试输入数据，
使用所述测试输入数据来执行所述BIST电路的所述BIST以生成所述测试输出数据，以及
在所述多个UART通信链路中的相应UART通信链路上发送所述测试输出数据。


10.根据权利要求9所述的ATE框架，其中，所述多个DUT包括基于串行连接小型计算机系统接口(...

【专利技术属性】
技术研发人员：彼得·巴伦，元驰，
申请(专利权)人：爱德万测试公司，
类型：发明
国别省市：日本;JP