一种恒定斜率数字时间转换器及其控制方法技术

本发明专利技术公开了一种恒定斜率数字时间转换器及其控制方法，该恒定斜率数字时间转换器包括：放电负载电容，用于存储电荷以放电产生一个电压下降沿；放电电流源，用于通过放电负载电容放电电流大小决定输出电压下降沿的斜率；开关电容数模转换器，用于设置放电负载电容的放电起始电压；缓冲器，用于将放电负载电容放电的电压下降沿转换为上升沿，并且提供稳定的输出上升沿转换速率；时钟和控制信号产生电路，用于接收输入延时控制字dcw和输入时钟in，并输出实际延时控制字dcw_act及多个不同的时钟相位。本发明专利技术实现了在更大的延时时间范围内的高线性度，具有低噪声和低功耗的特点，同时具有高线性度，非常适合应用于分数频的锁相环。

A constant slope digital time converter and its control method

【技术实现步骤摘要】
一种恒定斜率数字时间转换器及其控制方法
本专利技术涉及集成电路
，具体涉及一种恒定斜率数字时间转换器及其控制方法。
技术介绍
亚采样锁相环在低频参考时钟的控制下，直接对振荡器的高频输出进行采样，获得相位误差信息，进而通过负反馈控制调节振荡器的输出频率，实现锁相环的功能。亚采样结构无法获取频率误差信息，理论上环路可以在参考时钟频率的任意整数倍频率锁定。由于亚采样结构直接对振荡器输出进行采样，没有使用分频器，有效节约系统的功耗，然而也难以使用传统基于ΔΣ调制器(DSM)和分频器实现的分数频控制方式。为了实现分数频，亚采样锁相环可以在参考时钟上增加延时，补偿分数量化误差的延时。全数字锁相环采用数字电路实现环路控制，因此具有高度的设计与实现灵活性，便于与其他片上系统集成，能够随着集成电路制造工艺的发展取得更好的性能，因此具有非常广泛的应用。然而在传统结构的分数频全数字锁相环中，由于分数量化误差的存在，鉴相器输入的时钟信号之间相位误差变化范围非常大，对时间数字转换器的设计复杂度，功耗和误差控制要求非常高。为了缩小时间数字转换器输入相位误差范本文档来自技高网...

【技术保护点】
1.一种恒定斜率数字时间转换器，其特征在于，包括：/n放电负载电容，用于存储电荷以放电产生一个电压下降沿；/n放电电流源，其输入端与所述放电负载电容的输出端相连，用于通过放电负载电容放电电流大小决定输出电压下降沿的斜率；/n开关电容数模转换器，其输出端与所述放电负载电容的输出端相连，用于设置放电负载电容的放电起始电压；/n缓冲器，其输入端与所述开关电容数模转换器的输出端相连，用于将放电负载电容放电的电压下降沿转换为上升沿，并且提供稳定的输出上升沿转换速率；/n时钟和控制信号产生电路，其输出端分别与放电负载电容和开关电容数模转换器相连，用于接收输入延时控制字dcw和输入时钟in，并输出实际延时控...

【技术特征摘要】
1.一种恒定斜率数字时间转换器，其特征在于，包括：
放电负载电容，用于存储电荷以放电产生一个电压下降沿；
放电电流源，其输入端与所述放电负载电容的输出端相连，用于通过放电负载电容放电电流大小决定输出电压下降沿的斜率；
开关电容数模转换器，其输出端与所述放电负载电容的输出端相连，用于设置放电负载电容的放电起始电压；
缓冲器，其输入端与所述开关电容数模转换器的输出端相连，用于将放电负载电容放电的电压下降沿转换为上升沿，并且提供稳定的输出上升沿转换速率；
时钟和控制信号产生电路，其输出端分别与放电负载电容和开关电容数模转换器相连，用于接收输入延时控制字dcw和输入时钟in，并输出实际延时控制字dcw_act及多个不同的时钟相位。


2.如权利要求1所述的恒定斜率数字时间转换器，其特征在于，所述放电电流源包括电流偏置电路、nmos共源共栅电流源及开关SW0；所述nmos共源共栅电流源包括nmos共源管和nmos共栅管；所述nmos共源管的栅极与所述电流偏置电路提供的偏置电压Vbg1相连；所述nmos共栅管的栅极与所述电流偏置电路提供的偏置电压Vbg2相连；所述nmos共栅管的源极输入端与所述放电负载电容的输出端相连；所述nmos共栅管的源极输出端与所述nmos共源管的源极输入端相连；所述开关SW0的一端与所述nmos共源管的源极输出端相连，另一端接地；所述开关SW0的控制端接收输入时钟in。


3.如权利要求1所述的恒定斜率数字时间转换器，其特征在于，所述放电负载电容包括电容CL和开关SW1；所述电容CL的一个极板与电源相连，另一极板与开关电容数模转换器的输出端相连；所述开关SW1的两端分别连接所述电容CL的两端；所述开关SW1的控制端接收所述时钟和控制信号产生电路输出的时钟相位ck1。


4.如权利要求1所述的恒定斜率数字时间转换器，其特征在于，所述开关电容数模转换器包括负载电容CT、由若干电容C1-Cn组成的电容阵列、开关SW2及开关SW3；所述负载电容CT和电容阵列中电容的一端共同相连；所述负载电容CT的另一端与电源相连；电容阵列中电容的另一端接收所述时钟和控制信号产生电路输出的实际延时控制字dcw_act；所述开关SW2的一端与负载电容CT和电容阵列的共有端相连，另一端与所述放电负载电容的输出端和所述缓冲器的输入端相连；所述开关SW2的控制端接收所述时钟和控制信号产生电路输出的时钟相位ck2；所述开关SW3的两端分别与所述负载电容CT的两端相连；所述开关SW3的控制端接收所述时钟和控制信号产生电路输出的时钟相位ck3。


5.如权利要求4所述的恒定斜率数字时间转换器，其特征在于，所述开关电容数模转换器接收的实际延时控制字dcw_act采用二进制输入时，电容阵列中电容Cn的大小为2(n-1)·Cu，其中Cu为电容阵列中单位电容大小。


6.如权利要求1所述的恒定斜率数字时间转换器，其特征在于，所述开关电容数模转换器使用至少两个时钟相位：
电压重置相位：负载电容CT两端均连接至电...

【专利技术属性】
技术研发人员：徐荣金，叶大蔚，史传进，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31