采用NVM矩阵电路以执行矩阵计算的非易失性(NV)存储器(NVM)矩阵电路制造技术

公开了非易失性(NV)存储器(NVM)矩阵电路，其采用NVM电路以用于执行矩阵计算。在本文公开的示例性方面中，提供了一种NVM矩阵电路，其具有多个NVM存储串电路，多个NVM存储串电路各自包括多个NVM位单元电路，多个NVM位单元电路各自被配置为存储存储器状态。每个NVM位单元电路具有由电阻表示的所存储的存储器状态并且包括晶体管，该晶体管的栅极节点耦合到多个字线中的字线，多个字线被配置为例如接收1×m大小的输入矢量。给定NVM位单元电路的栅极的激活控制其电阻是否对相应的源极线起作用。这使得基于每个NVM位单元电路的电阻对其相应的源极线的加权的和贡献，来在每个源极线上生成和电流。

A nonvolatile (NV) memory (NVM) matrix circuit using NVM matrix circuits to perform matrix calculations

【技术实现步骤摘要】
【国外来华专利技术】采用NVM矩阵电路以执行矩阵计算的非易失性(NV)存储器(NVM)矩阵电路优先权申请本申请要求于2017年11月20日提交的题目为“NON-VOLATILE(NV)MEMORY(NVM)MATRIXCIRCUITSEMPLOYINGNVMMATRIXCIRCUITSFORPERFORMINGMATRIXCOMPUTATIONS”的美国专利申请序列号15/817,441的优先权，其要求于2017年07月13日提交的题目为“MATRIXCIRCUITSEMPLOYINGNON-VOLATILE(NV)MEMORYCIRCUITSFORPERFORMINGMATRIXCOMPUTATIONS”的美国临时专利申请序列号62/531，921的优先权，其内容通过引用以其整体并入本文。相关申请本申请涉及于2017年07月13日提交的题目为“MULTI-LEVELCELL(MLC)MATRIXCIRCUITSEMPLOYINGNON-VOLATILE(NV)MLCMEMORYCIRCUITSFORPERFORMINGMATRIXCOMPUTATIONS”的美国临时专利申请序列号62/531,924，通过引用以其整体并入本文。本申请还涉及于2017年11月20日提交的题目为“MULTIPLE(MULTI-)LEVELCELL(MLC)NON-VOLATILE(NV)MEMORY(NVM)MATRIXCIRCUITSFORPERFORMINGMATRIXCOMPUTATIONSWITHMULTI-BITINPUTVECTORS”的美国专利申请序列号15/817,474，通过引用以其整体并入本文。
技术介绍
I.公开的
本公开的技术总体上涉及生物网络的计算机化，并且更具体地涉及突触网络的电路网络实现，以利用人工智能(AI)学习提供矩阵乘法。II.
技术介绍
生物网络是适用于生物系统的网络。例如，人类的生物循环系统涉及通过血管将血液泵送和引导至身体、肺和心脏的功能。细胞内生物网络的网络表示通常将细胞内的分子成分视为节点，并且将其直接或间接相互作用视为链接。对生物网络的认识已激发了各种神经形态计算系统的发展，神经形态计算系统的架构反映了神经系统的一般组织原理，力图部分地再现生物计算在一些问题中表现出的巨大效率优势。这些神经形态系统被组织为具有可配置突触连接的兴奋性和抑制性突触神经元(即，作为传送神经冲动的专用细胞的神经细胞)的群体。突触可塑性在允许神经网络学习和适应各种输入环境中起着至关重要的作用。因此，在计算机网络中实现的神经形态系统需要在电路中实现可塑性突触，以获得诸如学习的基本“认知”能力。在生物神经网络中，突触超出神经元数目几个数目级。在神经形态电子电路中再现这些生物学特征存在缩放问题，因为每个神经元集成数千个专用突触电路对于需要大量神经元的电路系统可能很快变得不可行。常规地，计算机网络中的缩放问题是通过将突触视为简单的线性元件并且将来自许多突触前来源的尖峰时分复用到相同的线性电路上，或者将它们视为没有学习能力的基本二进制元件，可以在外部将其设置为开启或关断。然而，真实突触表现出非线性现象，如依赖于尖峰时序的可塑性(STDP)，其基于突触前和突触后神经元的活动来调制单个突触的权重。通过可塑性的突触权重的调制已经显示出极大地增加了神经网络可以执行的计算范围。捕获模拟神经形态硬件中的真实突触的可塑性性质需要针对每个突触使用独特的物理电路/元件。在常规的互补金属氧化物半导体(CMOS)电路技术中，这可能导致可扩展性受到限制。对于纯CMOS技术中的可扩展性问题，一些可能的解决方案涉及超大型集成结构的使用或深亚微米技术的采用。例如，STDP规则的微芯片CMOS电路实施方式可能导致每个可塑性突触有大约三十(30)个晶体管，并且因此可能导致其硬件实现成本高昂。总的来说，人们普遍认为STDP在常规CMOS微芯片中实施非常昂贵。但是，如果人们采用可以再现真实突触的可塑性的紧凑型纳米级电路元件，则可扩展性限制可以被大大放松。这些元件的一个可能候选是忆阻器。忆阻器是一种行为有点像带有记忆的非线性电阻器的元件。在神经形态团体中，忆阻器被视为用于突触实现的理想器件，因为它们在一个器件中组合了三(3)个关键功能。忆阻器是与电荷和磁通链相关的非线性、无源、双端子电子器件。忆阻器的电阻不是恒定的，而是取决于之前流过该器件的电流的历史。即，它的当前电阻取决于过去有多少电荷以什么方向流过它。因此，忆阻器器件会记住其历史，这被称为其非易失性性质。当到忆阻器的电源被关断时，忆阻器记忆其最近的电阻，直到再次开启为止。忆阻器可以实现生物学上逼真的突触权重更新(即学习)，可以进行长期的多值权重存储，还可以将加权的突触前活动通信给突触后侧，这大大放松了可扩展性限制。如果在混合CMOS/忆阻器实现中使用适当的外围信号调节神经元，则可以利用每个突触仅一(1)个忆阻器来实现STDP。通常，通过将特定波形施加到忆阻器的两(2)个端子来诱发这些忆阻器突触的可塑性，其中该波形分别与突触前、突触后脉冲对齐。跨忆阻器的波形的相关性又实现了类STDP的可塑性，具有由所施加的波的形状定义的STDP曲线的形式。通常选择基于基本STDP机制的可塑性的硬件和软件模型，主要是因为它们的简单性。在这方面，图1A图示了作为交叉开关(cross-bar)网络的矩阵网络电路100，该交叉开关网络包括将忆阻器和CMOS电路神经元互连的方式，以用于STDP学习。矩阵网络电路100包括第一电阻性随机存取存储器(RRAM)交叉开关网络102A和第二RRAM交叉开关网络102B。第一RRAM交叉开关网络102A和第二RRAM交叉开关网络102B中的每个交叉开关网络在相应的突触接合点106A、106B处包括相应的忆阻器104A、104B，相应的突触接合点106A、106B均表示单独的突触。CMOS缓冲门108A、108B、108C表示三(3)层神经元，被称为CMOS电路神经元108A、108B、108C。图1B图示了通过控制第一RRAM交叉开关网络102A和第二RRAM交叉开关网络102B形成的用于突触后CMOS电路神经元108的突触连接。CMOS电路神经元108的平坦侧是其输入节点110(即树突)，而CMOS电路神经元108的尖锐侧是其输出节点112(即轴突)。CMOS电路神经元108控制在其输入节点110处的电压Vpost，并且控制其输出节点112处的电压Vpre。当CMOS电路神经元108未产生尖峰时，它在输入节点110和输出节点112处强制恒定电压，而通过其输入节点110收集来自忆阻器104A、104B的输入突触尖峰电流I1、I2之和，这有助于改变神经元内部状态。当CMOS电路神经元108发出尖峰时，它会在输入节点110和输出节点112两者处设置一个尖峰波形。以这种方式，CMOS电路神经元108将其输出尖峰向前发送作为用于目标突触忆阻器的突触前尖峰，但也反向发送到之前的突触忆阻器作为突触后尖峰。采用忆阻器网络来提供突触的神经网络也可以用于需要加权矩阵乘法计算(例如，本文档来自技高网...

【技术保护点】
1.一种非易失性(NV)存储器(NVM)矩阵电路，包括：/n多个字线，被配置为接收由所述多个字线中的每个字线上的输入电压表示的输入矢量；/n多个位线，所述多个位线中的每个位线被配置为接收对应的线电压；/n多个源极线；/n多个NVM存储串电路，所述多个NVM存储串电路中的每个NVM存储串电路被配置为被电耦合在所述多个位线中的对应的位线与所述多个源极线中的对应的源极线之间，每个所述NVM存储串电路各自包括多个NVM位单元电路；/n所述多个NVM位单元电路中的每个NVM位单元电路具有表示所述NVM位单元电路中的所存储的存储器状态的电阻，以形成用于对应的所述NVM存储串电路的数据矢量；/n在所述NVM存储串电路中的所述多个NVM位单元电路中的每个NVM位单元电路包括：/n栅极节点，耦合到所述多个字线中的对应的字线；并且/n每个NVM位单元电路被配置为：响应于所述输入电压被施加到耦合到所述栅极节点的所述对应的字线，将其电阻耦合到所述源极线；以及/n多个存取晶体管，所述多个存取晶体管中的每个存取晶体管耦合到所述多个位线中的对应的位线，并且耦合到所述多个NVM存储串电路中的对应的NVM存储串电路，所述对应的NVM存储串电路耦合到与所述位线相对应的所述源极线；/n所述多个存取晶体管中的每个存取晶体管包括耦合到存取线的存取栅极节点；并且/n所述多个存取晶体管中的每个存取晶体管被配置为：响应于存取电压被施加到所述存取栅极节点，将所述对应的位线电耦合到所述对应的NVM存储串电路。/n...

【技术特征摘要】
【国外来华专利技术】20170713 US 62/531,921;20171120 US 15/817,4411.一种非易失性(NV)存储器(NVM)矩阵电路，包括：
多个字线，被配置为接收由所述多个字线中的每个字线上的输入电压表示的输入矢量；
多个位线，所述多个位线中的每个位线被配置为接收对应的线电压；
多个源极线；
多个NVM存储串电路，所述多个NVM存储串电路中的每个NVM存储串电路被配置为被电耦合在所述多个位线中的对应的位线与所述多个源极线中的对应的源极线之间，每个所述NVM存储串电路各自包括多个NVM位单元电路；
所述多个NVM位单元电路中的每个NVM位单元电路具有表示所述NVM位单元电路中的所存储的存储器状态的电阻，以形成用于对应的所述NVM存储串电路的数据矢量；
在所述NVM存储串电路中的所述多个NVM位单元电路中的每个NVM位单元电路包括：
栅极节点，耦合到所述多个字线中的对应的字线；并且
每个NVM位单元电路被配置为：响应于所述输入电压被施加到耦合到所述栅极节点的所述对应的字线，将其电阻耦合到所述源极线；以及
多个存取晶体管，所述多个存取晶体管中的每个存取晶体管耦合到所述多个位线中的对应的位线，并且耦合到所述多个NVM存储串电路中的对应的NVM存储串电路，所述对应的NVM存储串电路耦合到与所述位线相对应的所述源极线；
所述多个存取晶体管中的每个存取晶体管包括耦合到存取线的存取栅极节点；并且
所述多个存取晶体管中的每个存取晶体管被配置为：响应于存取电压被施加到所述存取栅极节点，将所述对应的位线电耦合到所述对应的NVM存储串电路。


2.根据权利要求1所述的NVM矩阵电路，其中所述多个字线中没有一个字线被交叉连接到所述多个位线中的任何位线。


3.根据权利要求1所述的NVM矩阵电路，其中在所述NVM存储串电路中的所述多个NVM位单元电路中的每个NVM位单元电路还包括半导体沟道，所述半导体沟道被配置为电耦合到所述源极线，以响应于所述输入电压被施加到耦合到所述栅极节点的所述对应的字线，将所述NVM位单元电路的沟道电阻耦合到所述源极线。


4.根据权利要求1所述的NVM矩阵电路，还包括多个第二存取晶体管，所述多个第二存取晶体管中的每个第二存取晶体管耦合到所述多个源极线中的对应的源极线，并且耦合到所述多个NVM存储串电路中的对应的NVM存储串电路；
所述多个第二存取晶体管中的每个第二存取晶体管包括：
第二存取栅极节点，耦合到第二存取线；以及
第二半导体沟道，被配置为响应于所述输入电压被施加到所述第二存取栅极节点，将所述对应的源极线电耦合到所述对应的NVM存储串电路。


5.根据权利要求1所述的NVM矩阵电路，其中所述多个NVM存储串电路中的NVM存储串电路被配置为：响应于读取激活电压被施加到所述多个NVM位单元电路中的每个NVM位单元电路的所述栅极节点，基于被施加到耦合到所述NVM存储串电路的所述位线的所述线电压、以及由所述NVM存储串电路的所述多个NVM位单元电路中的每个NVM位单元电路施加的所述电阻，来生成相应的电流，所述相应的电流流过耦合到所述NVM存储串电路的所述多个源极线中的源极线到相应的输出节点。


6.根据权利要求5所述的NVM矩阵电路，其中流过所述源极线的所述电流的幅度表示耦合到所述源极线的所述NVM位单元电路的数据矢量与所述输入矢量的点积相乘。


7.根据权利要求1所述的NVM矩阵电路，其中所述多个NVM存储串电路中的每个NVM存储串电路被配置为：响应于读取激活电压被施加到所述多个NVM位单元电路中的每个NVM位单元电路的所述栅极节点，基于被施加到耦合到所述NVM存储串电路的所述位线的所述线电压、以及由所述NVM存储串电路的所述多个NVM位单元电路中的每个NVM位单元电路施加的所述电阻，来生成相应的电流，所述相应的电流流过耦合到所述NVM存储串电路的源极线到相应的输出节点。


8.根据权利要求5所述的NVM矩阵电路，其中流过所述多个源极线的所述相应的电流中的每个电流的幅度表示耦合到所述相应的源极线的所述相应的NVM位单元电路的数据矢量与所述输入矢量的点积相乘。


9.根据权利要求1所述的NVM矩阵电路，其中所述多个NVM存储串电路中的NVM存储串电路中的一个或多个NVM位单元电路被配置为：基于被施加到所述NVM位单元电路的所述栅极节点的写入激活电压，来写入存储器状态。


10.根据权利要求9所述的NVM矩阵电路，其中所述多个NVM存储串电路中的所述NVM存储串电路中的所述一个或多个NVM位单元电路还被配置为：响应于读取激活电压与所述写入激活电压不同，并且被施加到未被写入的所述NVM存储串电路中的所述NVM位单元电路的所述栅极节点，来写入所述存储器状态。


11.根据权利要求1所述的NVM矩阵电路，其中所述多个NVM存储串电路各自包括NANDNVM位单元电路，所述NANDNVM位单元电路包括所述多个NVM位单元电路，所述多个NVM位单元电路被配置为响应于所述输入电压被施加到其栅极节点，将其电阻串联耦合在所述源极线上。


12.根据权利要求11所述的NVM矩阵电路，其中所述多个NVM存储串电路中的相应的NVM存储串电路中的每个NVM位单元电路包括：耦合到相邻的NVM位单元电路的漏极节点的源极节点。


13.根据权利要求11所述的NVM矩阵电路，其中每个NANDNVM位单元电路被包括在由NANDNVM闪存电路和NANDNVM铁电(Fe)场效应晶体管(FET)(FeFET)电路组成的组中。


14.根据权利要求1所述的NVM矩阵电路，其中所述多个NVM存储串电路各自包括ANDNVM位单元电路，所述ANDNVM位单元电路包括所述多个NVM位单元电路，所述多个NVM位单元电路被配置为响应于所述输入电压被施加到其栅极节点，将其电阻并联耦合在其对应的位线和对应的源极线之间。


15.根据权利要求14所述的NVM矩阵电路，其中所述多个NVM存储串电路中的相应的NVM存储串电路中的每个NVM位单元电路包括：耦合到相邻的NVM位单元电路的漏极节点的源极节点，所述相邻的NVM位单元电路耦合到所述多个位线中的位线，并且所述漏极节点耦合到与所述NVM存储串电路耦合的所述源极线。


16.根据权利要求14所述的NVM矩阵电路，其中每个ANDNVM位单元电路被包括在由以下各项组成的组中：ANDNVM闪存电路、ANDNVMFeFET电路、ANDNVM磁阻随机存取存储器(MRAM)NVM电路、以及ANDNVM电阻性随机存取存储器(RRAM)电路。


17.根据权利要求1所述的NVM矩阵电路，其中所述多个NVM存储串电路各自包括NORNVM位单元电路，所述NORNVM位单元电路包括所述多个NVM位单元电路，所述多个NVM位单元电路被配置为响应于所述输入电压被施加到其栅极节点，将其电阻耦合到所述相应的源极线。


18.根据权利要求17所述的NVM矩阵电路，其中每个NORNVM位单元电路被包括在由以下各项组成的组中：NORNVM闪存电路、NORNVMFeFET电路、NORNVM磁阻随机存取存储器(MRAM)电路、以及NORNVM电阻性随机存取存储器(RRAM)电路。


19.根据权利要求1所述的NVM矩阵电路，所述NVM矩阵电路被集成到集成电路(IC)中。


20.根据权利要求1所述的NVM矩阵电路，所述NVM矩阵电路被集成到片上系统(SoC)中。


21.根据权利要求1所述的NVM矩阵电路，所述NVM矩阵电路被集成到选自由以下项组成的组的设备中：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康跟踪器或健身跟踪器、眼镜等)、台式计算机、个人数字助理(PDA)、监测器、计算机显示器、电视、调谐器、收音机、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器、便携式数字视频播放器、汽车、交通工具组件、航空电子系统、无人机和多轴飞行器。


22.一种非易失性(NV)存储器(NVM)矩阵电路，包括：
用于施加表示输入矢量的多个输入电压的多个装置；
用于施加多个线电压的多个装置；
用于提供表示输出矢量的多个输出电流的多个装置；
多个NVM存储串装置，各自被电耦合到用于施加所述多个输入电压的所述多个装置中的用于施加输入电压的对应的装置，并且被电耦合到用于提供所述多个输出电流的所述多个装置中的用于提供输出电流的对应的装置，所述多个NVM存储串装置中的每个NVM存储串装置包括：
用于存储存储器状态的多个NV装置，所述多个NV装置各自具有表示所存储的存储器状态的电阻，以形成用于所述多个NVM存储串装置中的对应的NVM存储串装置的数据矢量；
用于存储所述存储...

【专利技术属性】
技术研发人员：李夏，杨斌，陶耿名，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US