【技术实现步骤摘要】
本技术属于集成电路设计技术,涉及一种PCIe链路乱序响应包的处理电路。
技术介绍
在PCIe链路的数据传输中,由于主机(尤其是PowerPC系列主机)内部设计优化,经常会出现回复的响应包乱序的现象。传统的做法是将主机回复的数据包全部直接进行乱序接收,再在本地设备内部根据数据特性进行重组,造成本地设备内部设计复杂。
技术实现思路
为了解决上述背景中提及的问题,本技术提供一种PCIe链路乱序响应包的处理电路,在来自处理器的响应包进入本地设备之前通过该电路将其按照顺序进行组织,大大减少了本地设备内部的设计复杂度。本技术的技术解决方案是:本技术为一种PCIe链路乱序响应包的处理电路,其特殊之处在于:该电路包含TAG添加模块、FIFO组模块、TAG判断及FIFO写入控制模块和FIFO读出控制模块;TAG添加模块与本地设备及处理器相连,所述FIFO组模块分别与TAG判断及FIFO写入控制模块和FIFO读出控制模块相连,TAG判断及FIFO写入控制模块与处理器及FIFO组模块相连,FIFO读出控制模块与本地设备相连。上述TAG添加模块为本地设备的请求包中的TAG字段添加正确的TAG,第一个请求包的TAG字段为1,后续的请求包的TAG字段依次加1,该TAG的取值范围为1~N,N为本地设备对应的信用值。上述FIFO组模块包含N个FIFO,N为本地设备的信用值N,每个FIFO的容量恰好能存储一个来自主机的响应 ...
【技术保护点】
一种PCIe链路乱序响应包的处理电路,其特征在于:该电路包含TAG添加模块、FIFO组模块、TAG判断及FIFO写入控制模块和FIFO读出控制模块;TAG添加模块与本地设备及处理器相连,所述FIFO组模块分别与TAG判断及FIFO写入控制模块和FIFO读出控制模块相连,TAG判断及FIFO写入控制模块与处理器及FIFO组模块相连,FIFO读出控制模块与本地设备相连。
【技术特征摘要】
1.一种PCIe链路乱序响应包的处理电路,其特征在于:该电路包含TAG
添加模块、FIFO组模块、TAG判断及FIFO写入控制模块和FIFO读出控制模块;
TAG添加模块与本地设备及处理器相连,所述FIFO组模块分别与TAG判断及
FIFO写入控制模块和FIFO读出控制模块相连,TAG判断及FIFO写入控制模块
与处理器及FIFO组模块相连,FIFO读出控制模块与本地设备相连。
2.根据权利要求1所述的PCIe链路乱序响应包的处理电路,其特征在于:
所述TAG添加模块为本地设备的请求包中的TAG字段添加正确的TAG,第一个
请求包的TAG字段为1,后续的请求包的TAG字段依次加1,该TAG的取值范
围为1~N,N为本地设备对应的信用值。
3.根据权利要求2所述的PCIe链路乱序响应包的处理电路,其特征在于:
所述FIFO组模块包含N个FIFO,N为本...
【专利技术属性】
技术研发人员:杨海波,袁晓军,王玉欢,李攀,霍卫涛,
申请(专利权)人:中国航空工业集团公司西安航空计算技术研究所,
类型:新型
国别省市:陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。