【技术实现步骤摘要】
本专利技术涉及一种高速采集处理系统瞬态功耗降低电路及方法,尤其涉及一种基于多片AD和FPGA的高速采集处理系统瞬态功耗降低的电路及方法。
技术介绍
对于宽带信号采集,例如微波辐射计相关器、雷达信号采集处理或高速示波器往往采用FPGA加多片高速AD的方法实现。这些采集处理电路所用的高速器件的处理规模和功耗都比较大,在FPGA程序加载以及信号源接通的瞬间,器件开始工作和逻辑开始翻转的瞬间往往会产生较大的浪涌,导致电路的瞬态功耗高于电路的动态功耗,这种瞬态功耗对这种高速信号采集电路的配电设计提出了较高的要求。全极化微波辐射计数字相关器的相关处理电路接收通道输出的四路2G带宽中频信号,通过高速AD变换后进行全极化的相关处理,完成全极化信息的提取。相关处理单板功耗接近25W,整机动态功耗接近60W。因为采集电路对温度的变化是比较敏感的,因此大功率单机对整星的供配电和散热设计都提出较高的要求,因此降低高速处理电路的瞬态功耗是影响到高速采集电路应用的一个重要的因素。
技术实现思路
本专利技术的技术解决问题是:克服现有技术的不足,提供了一种基于多片AD和FPGA的高速采集处理系统瞬态功耗降低电路及方法,有效降低了电路的瞬态功耗,提高了电源模块的使用效率,从而降低了高速采集处理电路的整机功耗,是一种实用的高速采集处理电路的配电设计方法。本专利技术的技术解决方案是:一种高速采集处理系统瞬态功耗降低 ...
【技术保护点】
一种高速采集处理系统瞬态功耗降低电路,其特征在于:包括多个高速AD转换模块、FPGA模块、DC/DC模块、两个点负载模块和多个线性稳压模块;DC/DC模块对输入的电压进行电压转换,输出点负载模块工作电压至两个点负载模块,一个点负载模块对输入的所述点负载模块工作电压进行电压转换,输出FPGA内核电压给FPGA芯片;另一个点负载模块对输入的所述点负载模块工作电压进行电压转换,输出FPGA的I/O电压至FPGA芯片,同时,所述FPGA的I/O电压还被输出到多个线性稳压模块,多个线性稳压模块对输入电压进行线性稳压变换,产生AD工作电压并输出至多个高速AD转换模块;FPGA分时产生高速AD模数转换模块的上电控制信号,控制多个高速AD模数转换模块逐一上电;FPGA还分时产生高速AD模数转换模块的配置信号,控制多个高速AD模数转换模块逐一配置;高速AD转换模块对输入的宽带模拟信号进行采样,并进行模数转换及降速后,得到并行数字信号输出至FPGA。
【技术特征摘要】
1.一种高速采集处理系统瞬态功耗降低电路,其特征在于:包括多个
高速AD转换模块、FPGA模块、DC/DC模块、两个点负载模块和多个线
性稳压模块;
DC/DC模块对输入的电压进行电压转换,输出点负载模块工作电压至
两个点负载模块,一个点负载模块对输入的所述点负载模块工作电压进行电
压转换,输出FPGA内核电压给FPGA芯片;另一个点负载模块对输入的
所述点负载模块工作电压进行电压转换,输出FPGA的I/O电压至FPGA
芯片,同时,所述FPGA的I/O电压还被输出到多个线性稳压模块,多个线
性稳压模块对输入电压进行线性稳压变换,产生AD工作电压并输出至多个
高速AD转换模块;FPGA分时产生高速AD模数转换模块的上电控制信号,
控制多个高速AD模数转换模块逐一上电;FPGA还分时产生高速AD模数
转换模块的配置信号,控制多个高速AD模数转换模块逐一配置;高速AD
转换模块对输入的宽带模拟信号进行采样,并进行模数转换及降速后,得到
并行数字信号输出至FPGA。
2.根据权利要求1所述的一种高速采集处理系统瞬态功耗降低电路,
其特征在于:点负载模块的开关频率和交叉频率通过点负载模块的外围电路
进行调节,进而降低输入到点负载模块的负载电流,从而降低瞬态功耗。
3.根据权利要求2所述的一种高速采集处理系统瞬态功耗降低电路,
其特征在于:所述点负载模块的开关频率和交叉频率通过点负载模块的外围
电路进行调节具体为:增加点负载模块开关频率控制管脚的对地电阻,用于
提高点负载模块的开关频率;减小点负载模块补偿环路的电阻,用于降低点
负载模块的交叉频率。
4.一种基于权利要求1所述电路实现的瞬态功耗降低方法,其特征在...
【专利技术属性】
技术研发人员:谭贤红,段宣义,刘汝猛,贾建超,孙娟,李彬,于涛,施浩强,
申请(专利权)人:西安空间无线电技术研究所,
类型:发明
国别省市:陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。