一种存储器的编程方法和系统技术方案

本发明专利技术公开了一种存储器的编程方法和系统。方法包括以下步骤：编程时序B11时，向存储器的存储单元施加编程电压，存储单元有r个，r为正整数；校验时序Y11时，向r个存储单元施加校验电压，当有u个存储单元校验失败时，则在编程时序B1u时，对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据，0＜u≤r，u为正整数；校验时序Y1u时，向u个重新写入数据的存储单元施加校验电压，全部校验成功则结束，如果有v个存储单元校验失败，0≤v≤u，则向校验失败的v个存储模块中重新写入数据。

A memory programming method and system

【技术实现步骤摘要】
一种存储器的编程方法和系统
本专利技术实施例涉及存储器
，尤其涉及一种存储器的编程方法和系统。
技术介绍
存储器时一种在编程时必须用到的元件，如Nandflash存储器，Nandflash存储器是一种非易失存储器，具有改写速度快，存储容量大等优点。Nandflash存储器中，尤其是TLC型存储器，其存储单元的状态较多，进行编程校验时，需要用到的电能较多，功耗较大。因此，如何减小存储的功耗，就成了存储器
的需求。
技术实现思路
本专利技术提供一种存储器的编程方法和系统，以解决存储器在编程时功耗较大的技术问题。第一方面，本专利技术实施例提供了一种存储器的编程方法，其包括以下步骤：编程时序B11时，向存储器的存储单元施加编程电压，存储单元有r个，r为正整数；校验时序Y11时，向r个存储单元施加校验电压，当有u个存储单元校验失败时，则在编程时序B1u时，对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据，0＜u≤r，u为正整数；校验时序Y1u时，向u个重新写入数据的存储单元施加校验电压，全部校验成功则结束，如果有v个存储单元校验失败，0≤v≤u，则向校验失败的v个存储模块中重新写入数据。优选地，r个所述存储单元被施加编程电压后按顺序排列的第1状态的存储单元至第t状态的存储单元，t小于等于r，t为正整数；校验时序Y1对第1状态的存储单元进行校验时，只对被校验的第1状态存储单元的位线充电，校验时序Y1包括校验时序Y11至校验时序Y1w；校验时序Ys对第1状态的存储单元进行校验时，只对被校验的第s状态存储单元的位线充电，1≤s≤t，s为正整数。优选地，校验时序Y1时，对第1状态的存储单元连接的字线施加校验电压，将第1状态的存储单元所在的位线预充到预充电电压，对其他字线施加通过电压；接着对充电后的位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压高于所述第一判定电压，则表示校验成功，反之，表示校验失败需再次向存储器中存入数据，并再次对第1状态的存储单元进行校验。优选地，在检验时序Y1校验失败后，对第1状态至第t状态的存储单元所连接的字线施加经过增幅的编程电压；在检验时序Ys校验失败后，对第s状态至第t状态的存储单元所连接的字线施加经过增幅的编程电压。优选地，校验时序Y1时，第1状态的存储单元存在于p条位线上，其中有q条位线上的存储单元校验失败后，对校验失败的q条位线上的第1状态的存储单元和第2至第t状态的存储单元所连接的字线施加经过增幅的编程电压，并再次对校验失败的q条位线上的第1状态的存储单元进行校验，q≤p，p和q都为正整数。优选地，校验时序Ys时，对第s状态的存储单元连接的字线施加校验电压，将第s状态的存储单元所在的位线预充到预充电电压，对其他字线施加通过电压；接着对充电后的位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压高于所述第一判定电压，则表示校验成功，反之，表示校验失败需再次向存储器中存入数据，并再次对第s状态的存储单元进行校验。优选地，所述t＝7，所述存储单元的状态按顺序分别为A状态、B状态、C状态、D状态、E状态、F状态和G状态,所述A状态至G状态的存储单元所需的编程电压依次增大。优选地，所述存储器为TLC型存储器。优选地，所述编程电压的范围是12V～22V，所述校验电压的范围是0V～1V，所述预充电电压的范围是1v～1.2v。第二方面，本专利技术还提供一种存储器的编程系统，存储器的编程系统包括：编程模块，用于编程时序B11时，向存储器的存储单元施加编程电压，存储单元有r个，r为正整数；校验模块，用于校验模块，用于校验时序Y11时，向r个存储单元施加校验电压，当有u个存储单元校验失败时，则在编程时序B1u时，编程模块还用于对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据，0＜u≤r，u为正整数；校验模块还用于校验模块还用于校验时序Y1u时，向u个重新写入数据的存储单元施加校验电压，全部校验成功则结束，如果有v个存储单元校验失败，0≤v≤u，则向校验失败的v个存储模块中重新写入数据。与现有技术相比，本专利技术通过提供一种存储器的编程方法和系统，在进行编程校验时，仅对校验失败的存储单元的位线提供充电电压，不妨碍存储器的正常工作，且减小了存储器在编程校验时的电能消耗，减小了存储器在使用时的功耗，符合节省能源的需求。附图说明图1为本专利技术实施例A中存储器的编程方法的流程示意图。图2为本专利技术实施例A中的存储单元的芯片结构示意图。图3为本专利技术实施例A中存储器阵列的电路结构示意图。图4为本专利技术实施例A中的存储器的编程方法的不同时刻电压的波形示意图。图5为实施例A中编程电压的幅值随校验失败次数增加的幅值变化示意图。图6为本专利技术实施例B中存储器的编程系统的模块结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。实施例A请参阅图1，图1为本专利技术实施例A中存储器的编程方法的流程示意图，该存储器的编程方法用于提高存储器读取数据的耐久性和易用性，以提高存储器的寿命，存储器的编程方法包括以下步骤：步骤S1：编程时序B11时，向存储器的存储单元施加编程电压，存储单元有r个，r为正整数；步骤S2：校验时序Y11时，向r个存储单元施加校验电压，当有u个存储单元校验失败时，则在编程时序B1u时，对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据，0＜u≤r，u为正整数；步骤S3；校验时序Y1u时，向u个重新写入数据的存储单元施加校验电压，全部校验成功则结束，如果有v个存储单元校验失败，0≤v≤u，则向校验失败的v个存储模块中重新写入数据。请参阅图2，图2是存储单元111的芯片结构示意图。存储单元111包括衬底1111、源极1112、漏极1113、穿隧氧化膜1114、浮动栅极1115和控制栅极1116，所述衬底1111上包括P阱区，所述源极1112和漏极1113设置在P阱区，源极1112和漏极1113之间形成沟道，所述穿隧氧化膜1114形成在源极1112和漏极1113间的沟道上，所述浮动栅极1115设置在穿隧氧化膜1114上，控制栅极1116设置在浮动栅极1115上。可以理解，控制栅极1116和本文档来自技高网...

【技术保护点】
1.一种存储器的编程方法，其特征在于，包括以下步骤：/n编程时序B11时，向存储器的存储单元施加编程电压，存储单元有r个，r为正整数；/n校验时序Y11时，向r个存储单元施加校验电压，当有u个存储单元校验失败时，则在编程时序B1u时，对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据，0＜u≤r，u为正整数；/n校验时序Y1u时，向u个重新写入数据的存储单元施加校验电压，全部校验成功则结束，如果有v个存储单元校验失败，0≤v≤u，则向校验失败的v个存储模块中重新写入数据。/n

【技术特征摘要】
1.一种存储器的编程方法，其特征在于，包括以下步骤：
编程时序B11时，向存储器的存储单元施加编程电压，存储单元有r个，r为正整数；
校验时序Y11时，向r个存储单元施加校验电压，当有u个存储单元校验失败时，则在编程时序B1u时，对u个校验失败的所述存储单元施加经过增幅的编程电压以重新写入数据，0＜u≤r，u为正整数；
校验时序Y1u时，向u个重新写入数据的存储单元施加校验电压，全部校验成功则结束，如果有v个存储单元校验失败，0≤v≤u，则向校验失败的v个存储模块中重新写入数据。


2.如权利要求1所述的存储器的编程方法，其特征在于：r个所述存储单元被施加编程电压后按顺序排列的第1状态的存储单元至第t状态的存储单元，t小于等于r，t为正整数；
校验时序Y1对第1状态的存储单元进行校验时，只对被校验的第1状态存储单元的位线充电，校验时序Y1包括校验时序Y11至校验时序Y1w；
校验时序Ys对第1状态的存储单元进行校验时，只对被校验的第s状态存储单元的位线充电，1≤s≤t，s为正整数。


3.如权利要求2所述的存储器的编程方法，其特征在于：校验时序Y1时，对第1状态的存储单元连接的字线施加校验电压，将第1状态的存储单元所在的位线预充到预充电电压，对其他字线施加通过电压；接着对充电后的位线进行第一时间的放电，然后将放电后的位线电压与第一判定电压进行比较，若放电后位线的电压高于所述第一判定电压，则表示校验成功，反之，表示校验失败需再次向存储器中存入数据，并再次对第1状态的存储单元进行校验。


4.如权利要求3所述的存储器的编程方法，其特征在于：在检验时序Y1校验失败后，对第1状态至第t状态的存储单元所连接的字线施加经过增幅的编程电压；在检验时序Ys校验失败后，对第s状态至第t状态的存储单元所连接的字线施加经过增幅的编程电压。


5.如权利要求4所述的存储器的编程方法，其特征在于：校验时序Y1时，第1状态的存储单元存在于p条位线上，其中...

【专利技术属性】
技术研发人员：贺元魁，潘荣华，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11