一种基于FPGA和TCP/IP的多路采集与切换电路制造技术

本发明专利技术公开了一种基于FPGA和TCP/IP的多路采集与切换电路，属于多路采集与切换控制领域，包含PC控制及显示模块、LCD显示及键盘控制模块、电源与时钟模块、FPGA逻辑控制模块、以太网TCP/IP通信模块、通道管理与切换模块、ADC信号采集模块和微控制器模块；所述FPGA逻辑控制模块包含通道切换单元、放大整形电路、数据处理单元、时钟与复位单元、W5500控制单元、STM32控制单元，本发明专利技术涉及并行数据采集、多路通道切换、TCP/IP协议通信等模块，并通过上位机PC或键盘与LCD进行远程或本地准确控制与实时显示，满足多路通道切换、模拟信号并行采集、可靠性传输等功能的需求。

A multi-channel acquisition and switching circuit based on FPGA and TCP / IP

【技术实现步骤摘要】
一种基于FPGA和TCP/IP的多路采集与切换电路
本专利技术属于多路采集与切换控制领域，尤其涉及一种基于FPGA和TCP/IP的多路采集与切换电路。
技术介绍
随着信息网络与分布式采集技术的飞速发展，在智能交通、工业测控等领域，对网络数据传输处理速度、可靠性及实时性的要求越来越高。同时，现场可编程门阵列（FPGA）凭借日益丰富的片内资源、运行速度快和并行处理等特点，使其成为高速采集传输系统设计的一个有效手段。以太网标准TCP/IP协议是Internet互联网络的基础，其不依赖固定的硬件或软件系统，可以集成于不同的网络环境中，具有通信可靠、使用普遍、易于适配接口等优点。但传统的基于CPU软件实现的TCP/IP协议处理方式，占用大量的CPU资源，消耗存储空间，无论在处理速度还是稳定性方面，都无法与基于硬件实现的相比。韩国WIZnet公司推出的以太网控制芯片W5500支持硬件TCP卸载引擎（TCPOffloadEngine，TOE），其集成了TCP/IP全硬件协议栈，能够大幅提高应用设备的网络性能，降低CPU占用率，减少FPGA逻辑资源使用，缩短响应时间。
技术实现思路
本专利技术所要解决的技术问题是针对上述研究现状和分布式采集场景分析提供一种基于FPGA和TCP/IP的多路采集与切换电路，其涉及并行数据采集、多路通道切换、TCP/IP协议通信等模块，并通过上位机PC或键盘与LCD进行远程或本地准确控制与实时显示，满足多路通道切换、模拟信号并行采集、可靠性传输。本专利技术为解决上述技术问题采用以下技术方案：一种基于FPGA和TCP/IP的多路采集与切换电路，包含PC控制及显示模块、LCD显示及键盘控制模块、电源与时钟模块、FPGA逻辑控制模块、以太网TCP/IP通信模块、通道管理与切换模块、ADC信号采集模块和微控制器模块；所述FPGA逻辑控制模块包含通道切换单元、放大整形电路、数据处理单元、时钟与复位单元、W5500控制单元、STM32控制单元；所述放大整形电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第一二极管、第一三极管、第二三极管、第三三极管；所述第一电阻为变阻器，所述第一电阻的滑动端连接第一电容的一端，所述第一电容的另一端分别连接第二电阻的一端、第三电容的一端，第三电阻的一端、第一三极管的基极，所述第三电阻的另一端接地，所述第一三极管的发射极分别连接第五电阻的一端、第四电容的一端，所述第五电阻的另一端、第四电容的另一端均接地；所述第一三极管的集电极分别连接第三电容的另一端、第四电阻的一端、第二三极管的基极；所述第二三极管的发射极连接第五电容的一端，所述第五电容的另一端接地；所述第二三极管的集电极分别连接第二电阻的另一端、第二电容的一端、第六电容的一端、第三三极管的发射极；所述第二电容的另一端分别连接第六电阻的一端、第七电阻的一端，所述第七电阻的另一端分别连接第三三极管的集电极、第七电容的一端，所述第七电容的另一端接地；所述第六电阻的另一端分别连接第一二极管的阳极、第三三极管的基极；所述第一二极管的阴极连接第四电阻的另一端；其中，多路被测设备通过通道管理与切换模块分别与FPGA逻辑控制模块和ADC信号采集模块连接；所述FPGA逻辑控制模块分别与电源与时钟模块、通道管理与切换模块、ADC信号采集模块连接；所述FPGA逻辑控制模块通过以太网TCP/IP通信模块连接上位机的PC控制及显示模块；所述FPGA逻辑控制模块通过微控制器模块连接上位机的LCD显示及键盘控制模块；所述数据处理单元通过通道切换单元连接通道管理与切换模块；所述数据处理单元通过放大整形电路连接ADC信号采集模块；所述数据处理单元通过时钟与复位单元连接电源与时钟模块；所述数据处理单元通过W5500控制单元连接以太网TCP/IP通信模块；所述数据处理单元通过STM32控制单元连接微控制器模块。作为本专利技术一种基于FPGA和TCP/IP的多路采集与切换电路的进一步优选方案，FPGA逻辑控制模块采用了基于Xilinx公司Spartan-6系列的XC6SLX150-2FG484C开发的核心板AC6150。作为本专利技术一种基于FPGA和TCP/IP的多路采集与切换电路的进一步优选方案，所述以太网TCP/IP通信模块包含以太网控制器以及与其连接的信息插座；所述W5500控制单元依次经过以太网控制器、信息插座连接PC控制及显示模块。作为本专利技术一种基于FPGA和TCP/IP的多路采集与切换电路的进一步优选方案，所述通道管理与切换模块采用通道选通芯片ADG1408YRUZ、电平转换芯片LSF0108DCUR、控制切换芯片ADG819BRM和继电器G3FD-X03SN组成。本专利技术采用以上技术方案与现有技术相比，具有以下技术效果：1、本专利技术基于FPGA和TOE架构，实现TCP/IP协议数据传输的多路采集与切换系统。该系统涉及并行数据采集、多路通道切换、TCP/IP协议通信等模块，并通过上位机PC或键盘与LCD进行远程或本地准确控制与实时显示，满足多路通道切换、模拟信号并行采集、可靠性传输等功能的需求；采用FPGA+TOE架构实现TCP/IP协议通信，并配备监测上位机。通过测试表明，该系统能够长期稳定地进行多路通道切换及高速采集与实时传输，使用便捷、可靠性高。附图说明图1是本专利技术多路采集与切换系统原理图；图2是本专利技术FPGA逻辑控制模块结构原理图；图3是本专利技术放大整形电路电路图。具体实施方式下面结合附图对本专利技术的技术方案做进一步的详细说明：下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，该系统包含上、下位机设计，组成一个完整的多路采集与切换系统，系统总体设计框图如图1所示。上位机部分中的PC控制与显示子系统，可根据监测需求，远程对下位机进行配置和部署，并实时显示获取的数据。LCD显示与键盘控制子系统，与下位机安装为一体，可独立地对下位机进行通道控制与信号检测，提升该系统的便捷性和实用性。下位机作为该系统的主体部分，主要由基于FPGA芯片的核心调度、数据处理、通道管理、信号调理与采集、网络通信、串口通信、单片机控制及电源与时钟管理七大模块组成。FPGA核心调度模块是下位机的核心部分，完成对下位机各个模块间的协调运行与逻辑控制，实现全局时钟管理、TCP/IP协议与串口通信、命令和数据的组帧与解析、通道切换与配置、信号采集与数据处理等功能。基本工作原理：系统上电后，首先等待FPGA初始化，完成默认配置，被测外围接口保持关闭，下位机处于TCP服务器模式，等待本文档来自技高网...

【技术保护点】
1.一种基于FPGA和TCP/IP的多路采集与切换电路，其特征在于：包含PC控制及显示模块、LCD显示及键盘控制模块、电源与时钟模块、FPGA逻辑控制模块、以太网TCP/IP通信模块、通道管理与切换模块、ADC信号采集模块和微控制器模块；/n所述FPGA逻辑控制模块包含通道切换单元、放大整形电路、数据处理单元、时钟与复位单元、W5500控制单元、STM32控制单元；/n所述放大整形电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第一二极管、第一三极管、第二三极管、第三三极管；/n所述第一电阻为变阻器，所述第一电阻的滑动端连接第一电容的一端，所述第一电容的另一端分别连接第二电阻的一端、第三电容的一端，第三电阻的一端、第一三极管的基极，所述第三电阻的另一端接地，所述第一三极管的发射极分别连接第五电阻的一端、第四电容的一端，所述第五电阻的另一端、第四电容的另一端均接地；/n所述第一三极管的集电极分别连接第三电容的另一端、第四电阻的一端、第二三极管的基极；所述第二三极管的发射极连接第五电容的一端，所述第五电容的另一端接地；所述第二三极管的集电极分别连接第二电阻的另一端、第二电容的一端、第六电容的一端、第三三极管的发射极；/n所述第二电容的另一端分别连接第六电阻的一端、第七电阻的一端，所述第七电阻的另一端分别连接第三三极管的集电极、第七电容的一端，所述第七电容的另一端接地；所述第六电阻的另一端分别连接第一二极管的阳极、第三三极管的基极；所述第一二极管的阴极连接第四电阻的另一端；/n其中，多路被测设备通过通道管理与切换模块分别与FPGA逻辑控制模块和ADC信号采集模块连接；/n所述FPGA逻辑控制模块分别与电源与时钟模块、通道管理与切换模块、ADC信号采集模块连接；/n所述FPGA逻辑控制模块通过以太网TCP/IP通信模块连接上位机的PC控制及显示模块；/n所述FPGA逻辑控制模块通过微控制器模块连接上位机的LCD显示及键盘控制模块；/n所述数据处理单元通过通道切换单元连接通道管理与切换模块；所述数据处理单元通过放大整形电路连接ADC信号采集模块；所述数据处理单元通过时钟与复位单元连接电源与时钟模块；所述数据处理单元通过W5500控制单元连接以太网TCP/IP通信模块；所述数据处理单元通过STM32控制单元连接微控制器模块。/n...

【技术特征摘要】
1.一种基于FPGA和TCP/IP的多路采集与切换电路，其特征在于：包含PC控制及显示模块、LCD显示及键盘控制模块、电源与时钟模块、FPGA逻辑控制模块、以太网TCP/IP通信模块、通道管理与切换模块、ADC信号采集模块和微控制器模块；
所述FPGA逻辑控制模块包含通道切换单元、放大整形电路、数据处理单元、时钟与复位单元、W5500控制单元、STM32控制单元；
所述放大整形电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第一二极管、第一三极管、第二三极管、第三三极管；
所述第一电阻为变阻器，所述第一电阻的滑动端连接第一电容的一端，所述第一电容的另一端分别连接第二电阻的一端、第三电容的一端，第三电阻的一端、第一三极管的基极，所述第三电阻的另一端接地，所述第一三极管的发射极分别连接第五电阻的一端、第四电容的一端，所述第五电阻的另一端、第四电容的另一端均接地；
所述第一三极管的集电极分别连接第三电容的另一端、第四电阻的一端、第二三极管的基极；所述第二三极管的发射极连接第五电容的一端，所述第五电容的另一端接地；所述第二三极管的集电极分别连接第二电阻的另一端、第二电容的一端、第六电容的一端、第三三极管的发射极；
所述第二电容的另一端分别连接第六电阻的一端、第七电阻的一端，所述第七电阻的另一端分别连接第三三极管的集电极、第七电容的一端，所述第七电容的另一端接地；所述第六电阻的另一端分别连接第一二极管的阳极、第三三极管的基极；所述第一二极管的阴极连接第四电阻的另一端；
其中，多路被测设备...

【专利技术属性】
技术研发人员：李冬，吴翠娟，
申请(专利权)人：苏州经贸职业技术学院，
类型：发明
国别省市：江苏;32