【技术实现步骤摘要】
用于高带宽存储器的可缩放芯片上网络相关申请的交叉引用本申请要求来自序列号为62/722,741的美国临时申请的优先权以及其益处，该美国临时申请标题为“用于高带宽存储器的高效率且可缩放的芯片上网络拓扑以及应用（AnEfficientAndScalableNetwork-On-ChipTopologyForHigh-BandwidthMemory,AndApplications）”，提交于2018年8月24日，出于所有目的通过引用将其整体地结合于本文中。
技术介绍
本公开涉及数字电路，并且具体来说，涉及数字电子装置中的数据路由电路。本部分旨在向读者介绍可能与本公开的各个方面相关的技术的各个方面，本公开的所述各个方面在下面描述和/或要求保护。相信该讨论将有助于向读者提供背景信息以促进本公开的各个方面的更好的理解。因此，应理解，这些陈述要从这个角度来阅读，而不是作为对现有技术的承认。可编程逻辑装置是一类集成电路，该类集成电路可被编程以执行各种各样的操作。可编程逻辑装置可包括可编程逻辑元件，所述可编程逻辑元件能够被配置成执行定制操作或被配置成实现一个或多个数据处理电路。在可编程逻辑装置中被编程的数据处理电路可经由接口彼此交换数据以及与电路外（off-circuit）装置交换数据。为此，可编程逻辑装置可包括路由资源（例如，专用互连）以将不同的数据处理电路连接到外部接口（例如，存储器控制器、收发器）。作为示例，某些装置可以以系统级封装（SiP）形式配置，其中诸如现场可编程门阵列（FPGA）之类的可编程装置使用高带宽接口耦合到诸如...
【技术保护点】
1.一种可编程逻辑装置，包括：/n可编程组构；以及/n存储器控制器，所述存储器控制器包括路由器，所述路由器可配置成将所述可编程组构耦合到存储器装置。/n
【技术特征摘要】
20180824 US 62/722741;20181228 US 16/2356081.一种可编程逻辑装置，包括：
可编程组构；以及
存储器控制器，所述存储器控制器包括路由器，所述路由器可配置成将所述可编程组构耦合到存储器装置。
2.如权利要求1所述的可编程逻辑装置，其中所述路由器包括端口的集合和可配置成链接所述端口的集合中的端口的交叉开关电路。
3.如权利要求2所述的可编程逻辑装置，其中所述路由器包括将所述端口的集合中的第一端口耦合到所述端口的集合中的第二端口的旁路模式。
4.如权利要求3所述的可编程逻辑装置，其中所述第一端口可配置成与所述可编程组构交换数据，并且所述第二端口可配置成与所述存储器装置交换数据。
5.如权利要求1或2所述的可编程逻辑装置，其中所述存储器控制器包括芯片上网络（NoC），所述芯片上网络包括所述路由器。
6.如权利要求1、2或5所述的可编程逻辑装置，其中所述可编程组构包括芯片上网络（NoC），所述芯片上网络包括耦合到所述存储器控制器的所述路由器的可编程组构路由器。
7.如权利要求6所述的可编程逻辑装置，其中所述可编程组构路由器和所述存储器控制器的所述路由器可配置成使用NoC协议。
8.如权利要求6所述的可编程逻辑装置，其中所述存储器控制器的所述路由器通过所述路由器的第一端口耦合到所述可编程组构路由器，并且所述存储器控制器的所述路由器通过所述路由器的第二端口和桥耦合到所述可编程组构的数据处理核，其中所述桥可配置成在NoC协议和存储器接口协议之间转换数据。
9.如权利要求8所述的可编程逻辑装置，其中所述存储器接口协议包括高级可扩展接口4（AXI4）协议、AXI3协议、AXI-精简版协议、AXI一致性拓展（ACE）协议或Avalon接口协议。
10.一种电子装置，包括：
存储器装置；
现场可编程门阵列（FPGA），所述现场可编程门阵列使用高带宽桥耦合到所述存储器装置，其中所述FPGA包括：
多个数据处理核；以及
存储器控制器，所述存储器控制器耦合到所述高带宽桥，其中所述存储器控制器包括存储器控制器芯片上网络（NOC），所述存储器控制器芯片上网络包括多个存储器控制器路由器。
11.如权利要求10所述的电子装置，其中所述FPGA包括耦合到所述存储器控制器NoC的FPGANoC。
12.如权利要求11所述的电子装置，所述电子装置包括经由第二桥耦合到所述FPGA的处理器，其中所述处理器可配置成通过所述FPGANoC访问所述存储器控制器NoC。
13.如权利要求11或12所述的电子装置，其中第一数据处理核可配置成通过所述FPGANoC来访问所述存储器控制器。
14.如权利要求10或11所述的电子装置，其中第一数据处理核...
【专利技术属性】
技术研发人员：郑志学，王育颖，黄忠贤，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。