一种防止AD采样通道漏电的设计方法技术

本发明专利技术公开的属于AD型集成电路AD采样通道的设计技术领域，具体为一种防止AD采样通道漏电的设计方法，该防止AD采样通道漏电的设计由PMOS1、PMOS2、PMOS3和NMOS1、NMOS2、NMOS3组成，本发明专利技术传输门结构，由PMOS1、PMOS2、PMOS3和NMOS1、NMOS2、NMOS3组成，通过PMOS3和NMOS3可以阻止漏电流从PAD流入OUT端，在PAD输入信号高于电源电压VDD或者PAD输入信号小于0V时，不会引入漏电流到AD模块内部，从而解决了该情况下AD转换结果不准的问题。

A design method to prevent leakage of AD sampling channel

【技术实现步骤摘要】
一种防止AD采样通道漏电的设计方法
本专利技术涉及AD型集成电路AD采样通道的设计
，具体为一种防止AD采样通道漏电的设计方法。
技术介绍
针对一些特殊应用环境，电路端口上信号可能会高于电源电压(VDD)或者低于0V(GND)。如果该端口可复用为AD输入通道，且当前配置为非AD输入通道，而是配置为其它功能。在这种情况下，端口信号如果高于电源电压(VDD)或者低于0V(GND)，则可能会引起漏电流流入AD采样通道，导致AD转换结果不准。针对此类应用，则需要避免端口漏电流的流入。如图1所示，作为功能一使用时可以输入信号到Block模块，作为功能二使用时可以输入信号到AD模块。在现有技术中，AD采样通道采用常规传输门控制，其逻辑结构如图2所示，常规传输门由1个NMOS管和1个PMOS管组成，PAD端输入信号，OUT端输出信号；ENL为PMOS开关使能信号，低电平使能，ENH为NMOS开关使能信号，高电平使能。作为AD采样通道使用时，PMOS和NMOS均打开，PAD输入被采样信号，OUT端输出被采样信号到AD模块内部，针对现有技术中的常规本文档来自技高网...

【技术保护点】
1.一种防止AD采样通道漏电的设计方法，其特征在于，该防止AD采样通道漏电的设计由PMOS1、PMOS2、PMOS3和NMOS1、NMOS2、NMOS3组成，其具体的步骤如下：/nPAD做为AD口使用时，所述PMOS1、所述PMOS2和所述NMOS1、所述NMOS2打开，所述PMOS3和所述NMOS3处于关闭状态，PAD输入被采样信号，OUT输出被采样信号到AD模块内部；/nPAD作为非AD口使用时，正常情况下PAD输入信号在VDD和GND之间，所述PMOS1、所述PMOS2和所述NMOS1、所述NMOS2关闭，所述PMOS3和所述NMOS3处于打开状态；/nPAD作为非AD口使用时，如果PA...

【技术特征摘要】
1.一种防止AD采样通道漏电的设计方法，其特征在于，该防止AD采样通道漏电的设计由PMOS1、PMOS2、PMOS3和NMOS1、NMOS2、NMOS3组成，其具体的步骤如下：
PAD做为AD口使用时，所述PMOS1、所述PMOS2和所述NMOS1、所述NMOS2打开，所述PMOS3和所述NMOS3处于关闭状态，PAD输入被采样信号，OUT输出被采样信号到AD模块内部；
PAD作为非AD口使用时，正常情况下PAD输入信号在VDD和GND之间，所述PMOS1、所述PMOS2和所述NMOS1、所述NMOS2关闭，所述PMOS3和所述NMOS3处于打开状态；
PAD作为非AD口使用时，如果PAD输入信号高于电源电压VDD，且所述PMOS1栅端ENL电压与其源端PAD...

【专利技术属性】
技术研发人员：唐映强，黄坚，俞小平，胡依婷，
申请(专利权)人：无锡中微爱芯电子有限公司，
类型：发明
国别省市：江苏;32