具有重叠的导电区域的半导体封装及其制造方法技术

一种能够双侧冷却的半导体封装，其包括：上导电元件，其具有向外露出的金属表面；下承载衬底，其具有上导电层、下导电层以及布置在上导电层与下导电层之间的电绝缘层，其中，下导电层具有向外露出的表面；第一导电间距保持件，其布置在上导电元件与上导电层之间；至少一个功率半导体芯片，其布置在上导电元件与上导电层之间；第二导电间距保持件，其布置在上导电元件与功率半导体芯片之间，其中，下承载衬底的上导电层的第一承载区域构造用于施加正供电电压，上导电层的布置在第一承载区域旁边的第二承载区域构造成相，并且上导电元件的第一区域构造用于施加负供电电压，其中，第一区域与第一承载区域至少部分地重叠。

Semiconductor packaging with overlapping conductive region and its manufacturing method

【技术实现步骤摘要】
具有重叠的导电区域的半导体封装及其制造方法
本专利技术涉及一种具有双侧冷却结构的半导体封装，其中，导电区域在半导体封装中部分地重叠。本专利技术还涉及一种用于具有双侧冷却结构的半导体封装的制造方法。
技术介绍
(例如在机动车的电驱动中)对高电流电路性能的要求越来越高，因此需要进一步开发和改善在这些电路中使用的半导体封装。这些电路例如可以是具有将电池电压转换为交流电压以驱动电机的逆变器。这些电路例如可以具有逆变器，该逆变器将电池电压转换为用于驱动电机的交流电压。这种逆变器可以通过半导体封装中的合适的电路来实现，其中，对于逆变器的性能来说决定性的是，在半导体封装中实现充分的冷却、尽可能低的阻抗、尽可能低的漏感等。通过改善半导体封装或通过改善用于制造这种半导体封装的方法，可以进一步提高这种逆变器的性能。
技术实现思路
通过独立权利要求的特征解决本专利技术所基于的任务。本专利技术的有利的构型和扩展在从属权利要求中说明。具体示例涉及一种具有双侧冷却结构的半导体封装，该半导体封装包括：上导电元件，其具有向外露出的金属表面；下承载衬底，其具有上导电层、下导电层以及布置在上导电层与下导电层之间的电绝缘层，其中，该下导电层具有向外露出的表面；第一导电间距保持件，其布置在上导电元件与上导电层之间；至少一个功率半导体芯片，其布置在上导电元件与上导电层之间；第二导电间距保持件，其布置在上导电元件与功率半导体芯片之间；其中，下承载衬底的上导电层的第一承载区域构造用于施加正供电电压，上导电层的布置在第一承载区域旁边的第二承载区域构造成相，并且上导电元件的第一区域构造用于施加负供电电压，其中，第一承载区域与第一区域至少部分地重叠。具体示例涉及一种用于制造具有双侧冷却结构的半导体封装的方法，所述方法包括：提供下承载衬底，该下承载衬底具有上导电层、下导电层以及布置在上导电层与下导电层之间的电绝缘层，其中，下承载衬底的上导电层的第一承载区域构造用于施加正供电电压，并且上导电层的布置在第一承载区域旁边的第二承载区域构造成相(Phase)；将第一导电间距保持件安置在下承载衬底的上导电层上；将至少一个功率半导体芯片安置在下承载衬底的上导电层上；将第二导电间距保持件安置在功率半导体芯片上；将上导电元件与下承载衬底相对置地如此安置在间距保持件上，使得上导电元件的第一区域与第一承载区域至少部分地重叠，其中，第一区域构造用于施加负供电电压。具体示例涉及一种具有双侧冷却结构的半导体封装，所述半导体封装包括：上导电元件，其具有向外露出的金属表面；下承载衬底，其具有内导电层、外导电层和电绝缘层，其中，该外导电层具有向外露出的表面，该电绝缘层布置在内导电层与外导电层之间；第一导电间距保持件，其布置在上导电元件与内导电层之间；至少一个功率半导体芯片，其布置在上导电元件与内导电层之间；第二导电间距保持件，其布置在上导电元件与功率半导体芯片之间；第一功率连接端，其布置在下承载衬底上；第三功率连接端，其布置在上导电元件上，其中，第一功率连接端与第三功率连接端至少部分地重叠。附图说明所附的附图示出示例并且用于结合说明书来阐释本专利技术的基本特征。附图的元素不一定必须按比例缩放。相同的附图标记可以表示相应的、相似的或相同的部分。图1由子图1A和1B组成，在子图1A中示出具有双侧冷却结构的半导体封装的侧视图，子图1B示出具有双侧冷却结构的另一半导体封装的侧视图；图2示出具有双侧冷却结构的半导体封装的立体视图，该半导体封装还包括封装体；图3由子图3A至3D组成，在子图3A中示出另一半导体封装的下承载衬底的立体视图，在子图3B中以立体视图示出上冷却结构，在子图3C中以立体视图示出组装的半导体封装，在子图3D中示出半导体封装的侧视图；图4示出用于制造半导体封装的方法的流程图；图5由子图5A至子图5C组成并且示出半导体封装的另一示例；图6由子图6A和子图6B组成并且示出具有至少部分重叠的功率连接端的半导体封装一种示例；图7由子图7A和子图7B组成并且示出具有至少部分重叠的功率连接端的半导体封装另一示例；图8由子图8A和子图8B组成并且示出下承载衬底和上导电元件，所述下承载衬底和上导电元件例如可以用于图6和图7的半导体封装；图9由子图9A至9C组成，在图9A中示出图7的细节侧视图，在图9B中示出上导电元件的立体视图，并且在图9C中示出功率连接端的俯视图。具体实施方式在本说明书中，术语“耦合”、“电耦合”和/或“电连接”并不表示元件必须直接耦合；在“耦合的”或“电耦合的”元件之间可以设有中间件(例如焊料层)。图1A示出根据本专利技术的具有双侧冷却结构的半导体封装100。在此，“双侧冷却结构”表示该半导体封装100具有上导电元件110和下承载衬底120，所述上导电元件和下承载衬底可以分别用作半导体封装100的冷却结构。半导体封装100还具有第一导电间距保持件130、至少一个功率半导体芯片140以及第二导电间距保持件150。第二导电间距保持件150布置在上导电元件110与功率半导体芯片140之间。下承载衬底120具有上导电层121、下导电层123以及布置在上导电层121与下导电层123之间的电绝缘层122。下承载衬底120例如可以是DCB(直接键合铜)，DAB(直接键合铝)或AMB(活性金属钎焊)型的衬底。根据一种示例，半导体封装100还可以具有封装体(未示出)，该封装体将间距保持件130和150、至少一个功率半导体芯片140、上导电元件110以及下承载衬底120封装在内。上导电元件110与下承载衬底120之间的间隙尤其可以通过封装体完全或部分地填充。但是，上导电元件110的金属表面111和下导电层123的表面124在任何情况下都构型成完全或至少部分向外露出的(即表面111、124是半导体封装件100的外表面)。根据一种示例，封装体可以具有灌注料或模压料或由它们组成。封装体例如可以借助模压制造。为了制造封装体，例如可以将尚未封装的半导体封装100放置到模具中(英语“moldingtool”)，可以注入介电物料，并且可以将介电物料固化成封装体。导电间距保持件130、150可以由金属或金属合金构成，并且例如可以具有铝或铜或由其构成。第一导电间距保持件130与上导电元件110并且与下承载衬底120例如通过焊接或导电粘合剂物理地和电气地连接。根据一种示例，至少一个功率半导体芯片140包括碳化硅或由其组成。根据一种示例，至少一个功率半导体芯片140是IGBT(绝缘栅双极型晶体管)型芯片。根据一种示例，在半导体封装100中实现有半桥电路。该半桥电路可以具有用于正供电电压(VDD)的功率连接端、用于负供电电压(VSS)的功率连接端以及构型成相的功率连接端。第二导电间距保持件150可以与功率半导体芯片140的电极(未示出)并且与上导电元件110(例如通过焊接或导电粘合剂)电连接。所述电极可以是功率半导体芯片140的功率电极或控制电极。第二导电间距保持件150可本文档来自技高网...

【技术保护点】
1.一种能够双侧冷却的半导体封装(100，100_1，200，300)，所述半导体封装(100，100_1，200，300)包括：/n上导电元件(110)，所述上导电元件具有向外露出的金属表面(111)，/n下承载衬底(120)，所述下承载衬底具有上导电层(121)、下导电层(123)和电绝缘层(122)，其中，所述下导电层具有向外露出的表面(124)，所述电绝缘层布置在所述上导电层与所述下导电层(121，123)之间，/n第一导电间距保持件(130)，所述第一导电间距保持件布置在所述上导电元件(110)与所述上导电层(121)之间，/n至少一个功率半导体芯片(140)，所述至少一个功率半导体芯片布置在所述上导电元件(110)与所述上导电层(121)之间，/n第二导电间距保持件(150)，所述第二导电间距保持件布置在所述上导电元件(110)与所述功率半导体芯片(140)之间，/n其中，所述下承载衬底(120)的上导电层(121)的第一承载区域(310)构造用于施加正供电电压，所述上导电层(121)的布置在所述第一承载区域(310)旁边的第二承载区域(320)构造成相，并且所述上导电元件(110)的第一区域(370)构造用于施加负供电电压，/n其中，所述第一区域(370)与所述第一承载区域(310)至少部分地重叠。/n...

【技术特征摘要】
20180725 DE 102018212439.6;20181029 DE 102018126971.一种能够双侧冷却的半导体封装(100，100_1，200，300)，所述半导体封装(100，100_1，200，300)包括：
上导电元件(110)，所述上导电元件具有向外露出的金属表面(111)，
下承载衬底(120)，所述下承载衬底具有上导电层(121)、下导电层(123)和电绝缘层(122)，其中，所述下导电层具有向外露出的表面(124)，所述电绝缘层布置在所述上导电层与所述下导电层(121，123)之间，
第一导电间距保持件(130)，所述第一导电间距保持件布置在所述上导电元件(110)与所述上导电层(121)之间，
至少一个功率半导体芯片(140)，所述至少一个功率半导体芯片布置在所述上导电元件(110)与所述上导电层(121)之间，
第二导电间距保持件(150)，所述第二导电间距保持件布置在所述上导电元件(110)与所述功率半导体芯片(140)之间，
其中，所述下承载衬底(120)的上导电层(121)的第一承载区域(310)构造用于施加正供电电压，所述上导电层(121)的布置在所述第一承载区域(310)旁边的第二承载区域(320)构造成相，并且所述上导电元件(110)的第一区域(370)构造用于施加负供电电压，
其中，所述第一区域(370)与所述第一承载区域(310)至少部分地重叠。


2.根据权利要求1所述的半导体封装(100，100_1，200，300)，其中，所述上导电元件(110)具有上承载衬底(160)，所述上承载衬底(160)具有上导电层(161)、下导电层(163)以及布置在所述上导电层与所述下导电层(161，163)之间的电绝缘层(162)，其中，所述上导电层(161)相应于所述向外露出的金属表面(111)。


3.根据权利要求1或2所述的半导体封装(100，100_1，200，300)，其中，所述第一承载区域(310)U形地构型。


4.根据以上权利要求中任一项所述的半导体封装(100，100_1，200，300)，其中，所述第一区域(370)与所述第一承载区域(310)的至少30％重叠。


5.根据以上权利要求中任一项所述的半导体封装(100，100_1，200，300)，其中，所述上导电元件(110)的第三区域(390)与所述第二承载区域(320)电连接。


6.根据以上权利要求中任一项所述的半导体封装(100，100_1，200，300)，其中，所述上导电元件(110)的第四区域(395)与所述至少一个功率半导体芯片(140)的控制电极电连接。


7.根据以上权利要求中任一项所述的半导体封装(100，100_1，200，300)，其中，所述第一承载区域(310)在三侧(301，302，303)上至少部分地由所述下承载衬底的上导电层上的信号线路包围，其中，所述信号线路构造用于施加控制电压。


8.根据以上权利要求中任一项所述的半导体封装(100，100_1，200，300)，所述半导体封装还包括：
封装体(210)，所述封装体布置在所述下承载衬底(120)与所述上导电元件(110)之间，
其中，所述封装体(210)将所述间距保持件(130，150)、所述至少一个功率半导体芯片(140)、所述上导电元件(110)以及所述下承载衬底(120)封装在内，
其中，所述封装体(210)包括模压料。


9.根据以上权利要求中任一项所述的半导体封装(100，100_1，200，300)，所述半导体封装还包括：
第一功率连接端、第二功率连接端和第三功率连接端(361，362，363)、控制连接端(364，365)以及至少一个测量连接端(366，367，368，369)，
其中，所述功率连接端(361，362，363)布置在所述半导体封装(100，100_1，200，300)的第一侧(304)上，并且所述控制连接端(364，365)和所述测量连接端(366，367，368，369)布置在所述半导体封装(100，100_1，200，300)的与所述第一侧相对置的第二侧(302)上。


10.根据权利要求9所述的半导体封装(100，100_1，200，300)，其中，所述功率连接端(361，362，363)、所述控制连接端(364，365)和所述至少一个测量连接端(366，367，368，369)是引线框架的一部分。


11.根据以上权利要求中任一项所述的半导体封装(100，100_1，200，300)，其中，所述至少一个功率半导体芯片(140)包括碳化硅。


12.根据以上权利要求中任一项所述的半导体封装(100，100_1，200...

【专利技术属性】
技术研发人员：J·赫格尔，O·哈泽，T·基斯特，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE