脉冲产生电路制造技术

一种脉冲产生电路包含输入电路、稳压电路、上拉电路及下拉电路。输入电路耦接第一电压源、第二电压源及节点，输入电路用以接收第一输入信号或第二输入信号，并根据第一输入信号或第二输入信号决定节点的电压。稳压电路耦接节点、第一电压源及第二电压源，稳压电路用以接收节点的电压或第二输入信号，根据节点的电压或第二输入信号维持输出端的电压。上拉电路耦接节点、第三电压源及输出端，上拉电路用以接收节点的电压，上拉电路根据节点的电压，将第三电压源的电压输出到输出端。下拉电路耦接输出端及第二电压源，下拉电路用以接收第二输入信号，下拉电路根据第二输入信号，将第二电压源的电压输出到输出端。

Pulse generation circuit

【技术实现步骤摘要】
脉冲产生电路
本公开文件涉及一种脉冲产生电路，特别是一种用于输出宽脉冲的脉冲产生电路。
技术介绍
显示面板中的光感测电路需要足够长时间的脉冲信号来检测光源输入与否，然而，传统栅极驱动器中只用移位暂存电路无法输出长脉冲宽度的驱动信号，导致显示面板中的光感测电路没有足够的时间操作，因此栅极驱动器需要针对如何输出足够宽度且稳定的脉冲信号进行设计。
技术实现思路
本公开内容的一实施例中，一种脉冲产生电路包含输入电路、稳压电路、上拉电路及下拉电路。输入电路耦接第一电压源、第二电压源及节点，输入电路用以接收第一输入信号或第二输入信号，并根据第一输入信号或第二输入信号决定节点的电压。稳压电路耦接节点、第一电压源及第二电压源，稳压电路用以接收节点的电压或第二输入信号，根据节点的电压或第二输入信号维持输出端的电压。上拉电路耦接节点、第三电压源及输出端，上拉电路用以接收节点的电压，上拉电路根据节点的电压，将第三电压源的电压输出到输出端。下拉电路耦接输出端及第二电压源，下拉电路用以接收第二输入信号，下拉电路根据第二输入信号，将第二电压源的电压输出到输出端。综上所述，脉冲产生电路即可根据第一输入信号或第二输入信号，将第二电压源或第三电压源的电压输出到输出端，并利用稳压电路维持输出端的电压。附图说明图1示出根据本公开文件的一实施例的显示面板示意图。图2示出根据本公开文件的一实施例的栅极驱动器方框图。图3示出根据本公开文件的一实施例的移位暂存电路图。图4示出对应于图3移位暂存电路的信号时序图。图5示出根据本公开文件的一实施例的脉冲产生电路图。图6示出对应于图5脉冲产生电路的信号时序图。图7示出根据本公开文件的一实施例的脉冲产生电路于输入时间区间的操作示意图。图8示出根据本公开文件的一实施例的脉冲产生电路于致能时间区间的操作示意图。图9示出根据本公开文件的一实施例的脉冲产生电路于下拉时间区间的操作示意图。图10示出根据本公开文件的一实施例的脉冲产生电路于重置时间区间的操作示意图。附图标记说明：100：显示面板110：时序控制电路120：栅极驱动器122：移位暂存电路124：移位暂存电路126：脉冲产生电路126a：输入电路126b：稳压电路126c：上拉电路126d：下拉电路130：源极驱动器140：影像显示区142：显示像素CK、XCK：时脉信号TC1、TC2：信号线GL1、GL2、GL3、GLN、GLM：扫描线SL1、SL2、SL3、SLK：数据线T1～T12、TS1～TS7：晶体管VH、VGH、VDD、VDDH、U2D：高电压VGL、VSS、D2U：低电压ΔV：电压C1、C2、C3：电容TM1、TP1：输入时间TM2、TP2：致能时间TM3、TP3：下拉时间TP4：重置时间G1[N-1]：上一级第一输入信号G1[N+1]：下一级第一输入信号G1[N]：第一输入信号G2[N]：第二输入信号Q1[N]、Q2[N]：节点S[N]：输出信号具体实施方式在本文中所使用的用词“包含”、“具有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。于本文中，当一元件被称为“连结”或“耦接”时，可指“电性连接”或“电性耦接”。“连结”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、……等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本公开文件。请参考图1，图1示出根据本公开文件的一实施例的显示面板示意图。如图1所示，显示面板100包含时序控制电路110、栅极驱动器120、源极驱动器130及影像显示区140。影像显示区140由多个扫描线GL1～GLN及多个数据线SL1～SLN交错配置而成，包含多个显示像素142，在此以数量N作为举例说明，N的数量可以根据实际应用的面板尺寸而有所调整。时序控制电路110耦接栅极驱动器120及源极驱动器130，通过信号线TC1及信号线TC2发送时序控制信号控制栅极驱动器120及源极驱动器130电路操作的时序。栅极驱动器120通过M个扫描线GL1～GLM输出栅极驱动信号到影像显示区140给对应的显示像素124。源极驱动器130通过K个数据线SL1～SLK输出源极驱动信号到影像显示区140给对应的显示像素124。于一实施例中，显示面板100为分辨率1920x1080的屏幕，M为1080，K为1920。请参考图2，图2示出根据本公开文件的一实施例的栅极驱动器方框图。栅极驱动器120包含移位暂存电路122、移位暂存电路124及脉冲产生电路126。如图2所示，移位暂存电路122及移位暂存电路124用以产生第一输入信号G1[N]及第二输入信号G2[N]到脉冲产生电路126，脉冲产生电路126接收第一输入信号G1[N]及第二输入信号G2[N]并产生输出信号S[N]。应注意的是，图2中栅极驱动器120方框图虽只示出一组电路，但实际应用上不限于一个，本公开文件的栅极驱动器120使用编号G1[N]、G2[N]及S[N]表示为第N个移位暂存电路122、移位暂存电路124及脉冲产生电路126，实际可以应用多个移位暂存电路122、移位暂存电路124及脉冲产生电路126来实现本公开文件，其数量可根据实际应用而有所调整，N为大于等于1且小于等于M的数值，并且为正整数，于前述实施例中，N为1～1080中的任一值。以下详细说明移位暂存电路122、移位暂存电路124及脉冲产生电路126内部的电路构造。请参考图3，图3示出根据本公开文件的一实施例的移位暂存电路图。移位暂存电路122包含晶体管TS1～TS7、高电压U2D、低电压D2U、上一级第一输入信号G1[N-1]、下一级第一输入信号G1[N+1]、节点Q1[N]、时脉信号CK、时脉信号XCK、电容C1、电容C2、低电压VSS及第一输入信号G1[N]。晶体管TS1～TS7均包含第一端、第二端及控制端，晶体管TS1的第一端用以接收高电压U2D，晶体管TS1的第二端耦接晶体管TS2的第二端及节点Q1[N]，晶体管TS1的控制端用以接收上一级第一输入信号G1[N-1]，并根据上一级第一输入信号G1[N-1]将高电压U2D导通到节点Q1[N]。晶体管TS2的第一端用以接收低电压D2U，晶体管TS2的第二端耦接晶体管TS1的第二端及节点Q1[N]，晶体管TS2的控制端用以接收下一级第一输入信号G1[N+1]，并根据下一级第一输入信号G1[N+1]将低电压D2U导通到节点Q1[N]。晶体管TS3的第一端本文档来自技高网...

【技术保护点】
1.一种脉冲产生电路，包含：/n一输入电路，耦接一第一电压源、一第二电压源及一节点，该输入电路用以接收一第一输入信号或一第二输入信号，并根据该第一输入信号或该第二输入信号决定该节点的电压；/n一稳压电路，耦接该节点、该第一电压源及该第二电压源，该稳压电路用以接收该节点的电压或该第二输入信号，并根据该节点的电压或该第二输入信号维持一输出端的电压；/n一上拉电路，耦接该节点、一第三电压源及该输出端，该上拉电路用以接收该节点的电压，该上拉电路根据该节点的电压，将该第三电压源的电压输出到该输出端；以及/n一下拉电路，耦接该输出端及该第二电压源，该下拉电路用以接收该第二输入信号，该下拉电路根据该第二输入信号，将该第二电压源的电压输出到该输出端。/n

【技术特征摘要】
20181214 TW 1071453371.一种脉冲产生电路，包含：
一输入电路，耦接一第一电压源、一第二电压源及一节点，该输入电路用以接收一第一输入信号或一第二输入信号，并根据该第一输入信号或该第二输入信号决定该节点的电压；
一稳压电路，耦接该节点、该第一电压源及该第二电压源，该稳压电路用以接收该节点的电压或该第二输入信号，并根据该节点的电压或该第二输入信号维持一输出端的电压；
一上拉电路，耦接该节点、一第三电压源及该输出端，该上拉电路用以接收该节点的电压，该上拉电路根据该节点的电压，将该第三电压源的电压输出到该输出端；以及
一下拉电路，耦接该输出端及该第二电压源，该下拉电路用以接收该第二输入信号，该下拉电路根据该第二输入信号，将该第二电压源的电压输出到该输出端。


2.如权利要求1所述的脉冲产生电路，其中该输入电路包含：
一第一晶体管，包含一第一端、一第二端及一控制端，该第一晶体管的该第一端耦接该第一电压源，该第一晶体管的该第二端耦接该节点，该第一晶体管的该控制端耦接该第一输入信号，该第一晶体管根据该第一输入信号选择性地导通；
一第二晶体管，包含一第一端、一第二端及一控制端，该第二晶体管的该第一端耦接该第一晶体管的该第二端及该节点，该第二晶体管的该控制端耦接该第二输入信号，该第二晶体管根据该第二输入信号选择性地导通；
一第三晶体管，包含一第一端、一第二端及一控制端，该第三晶体管的该第一端耦接该第一电压源，该第三晶体管的该第二端耦接该第二晶体管的该第二端，该第三晶体管的该控制端耦接该第一晶体管的该第二端、该第二晶体管的该第一端及该节点，该第三晶体管根据该节点的电压选择性地导通；
一第四晶体管，包含一第一端、一第二端及一控制端，该第四晶体管的该第一端耦接该第三晶体管的该第二端，该第四晶体管的该第二端耦接该第二电压源，该第四晶体管的该控制端耦接该第二输入信号，该第四晶体管根据该第二输入信号选择性地导通。


3.如权利要求1所述的脉冲产生电路，其中该稳压电路包含：
一第一晶体管，包含一第一端、一第二端及一控制端，该第一晶体管的该第一端耦接该第一晶体管的该控制端，该第一晶体管的该第一端及该控制端用以接收该第二输入信号，该第一晶体管根据该第二输入信号选择性地导通；
一第二晶体管，包含一第一端、一第二端及一控制端，该第二晶体管的该第一端耦接该第一晶体管的该第二端，该第二晶体管的该第二端耦接该第二电压源，该第二晶体管的该控制端耦接该节点，该第二晶体管根据该节点的电压选择性地导通；

【专利技术属性】
技术研发人员：林志隆，吴佳恩，陈柏澍，尤建盛，
申请(专利权)人：友达光电股份有限公司，林志隆，
类型：发明
国别省市：中国台湾;71