一种微带耦合器和PCB电路板制造技术

本实用新型专利技术提供了一种微带耦合器和PCB电路板，其中，一种微带耦合器包括：对应叠压的铺线层与刻蚀层，铺线层用于铺设微带走线，且形成交指部，刻蚀层用于刻蚀缺陷地区域，由于缺陷地区域与交指部之间存在重合区域，缺陷地区域改变了刻蚀层的电场磁场分布，以及与刻蚀层对应叠压的铺线层上铺设的微带走线的分布电感和分布电容，使得微带走线具有带隙特性和慢波特性，进而增加了微带走线在单位距离下的耦合强度，为扩宽微带走线之间的距离提供了基础，实现了在保证微带耦合器耦合性能的条件下，降低了微带耦合器的生产成本。

【技术实现步骤摘要】
一种微带耦合器和PCB电路板
本技术属于电子
，尤其涉及一种微带耦合器和PCB电路板。
技术介绍
耦合器是通信设备中的常用器件，主要用于信号采样。传统的通信设备中常用的是集成的贴片耦合器，由于贴片耦合器已经无法满足多层板PCB电路板设计中，小型化的设计需求，因此微带耦合器应运而生。微带耦合器在满足小型化设计需求的同时，还需要考虑射频性能指标与PCB加工精度是否也满足实际使用和生产需求。现有技术中，为了实现微带耦合器的微带走线强耦合，需要将微带线耦合器的微带走线之间的距离缩小，但由于现有的PCB电路板生产方案无法满足该需求，使得微带耦合器的生产需要借助其他更先进的PCB电路板生产方案实现，提高了微带耦合器的生产成本。
技术实现思路
本技术实施例提供了一种微带耦合器和PCB电路板，可以降低微带耦合器的生产成本。本技术的目的在于提供一种微带耦合器，包括：对应叠压的铺线层与刻蚀层；所述铺线层，用于铺设微带走线，且形成交指部；所述刻蚀层，用于刻蚀缺陷地区域；其中，所述缺陷地区域与所述交指部之间存在重合区域。本技术的另一目的在于提供一种PCB电路板，包括如上所述的微带耦合器。本技术提供的一种微带耦合器和PCB电路板，其中，一种微带耦合器包括：对应叠压的铺线层与刻蚀层，其中，铺线层用于铺设微带走线，且形成交指部，刻蚀层用于刻蚀缺陷地区域，由于缺陷地区域与交指部之间存在重合区域，缺陷地区域改变了刻蚀层的电场磁场分布，以及与刻蚀层对应叠压的铺线层上铺设的微带走线的分布电感和分布电容，使得微带走线具有带隙特性和慢波特性，进而增加了微带走线在单位距离下的耦合强度，为扩宽微带走线之间的距离提供了基础，实现了在保证微带耦合器耦合性能的条件下，降低了微带耦合器的生产成本。附图说明为了更清楚地说明本技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本技术实施例提供的一种微带耦合器的结构示意图；图2是本技术另一实施例提供的一种微带耦合器的结构示意图；图3是本技术另一实施例提供的一种微带耦合器中微带走线的一种具体结构图；图4是本技术实施例提供的整体方案示意图；图5是本技术实施例提供的一种PCB电路板的结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。请参见图1，图1是本技术实施例提供的一种微带耦合器的结构示意图，为了便于说明，仅示出了与本技术实施例相关的部分。如图1所示，一种微带耦合器100，包括：对应叠压的铺线层10与刻蚀层20。具体地：铺线层10，用于铺设微带走线11，且形成交指部12。刻蚀层20，用于刻蚀缺陷地区域21；其中，缺陷地区域21与交指部12之间存在重合区域。需要说明的是，在本申请的所有实施例中，微带耦合器100是通过在PCB电路板上铺设微带走线形成的微带电子器件，其中，PCB电路板由多层板体组成。在本实施例中，微带走线11被铺设在铺线层10上，并在铺线层10上形成微带耦合器的交指部12。刻蚀层20上可以通过刻蚀工艺刻蚀出镂空的区域，也即刻蚀得到缺陷地区域21，由于刻蚀层20上刻蚀有缺陷地区域21，因此刻蚀层20的电场磁场的分布发生了改变。另外，铺线层10与刻蚀层20对应叠压，使得刻蚀层20与铺线层10紧密接触，由于刻蚀层20上的缺陷地区域21与铺线层10上的交指部12之间存在重合区域，刻蚀层20的电场磁场的分布发生了改变，进而改变铺线层10上微带走线11的分布电感和分布电容，使得微带走线11具有带隙特性和慢波特性，增加了微带走线11在单位距离下的耦合强度。需要说明的是，在本申请的所有实施例中，铺线层10与刻蚀层20为PCB电路板的两个不同的板层，通过在刻蚀层20上刻蚀得到的缺陷地区域21，铺线层10上铺设微带走线11形成交指部12，当铺线层10与刻蚀层20对应叠压时，位于刻蚀层20上缺陷地区域21与铺线层10上的交指部12之间存在重合区域，也即缺陷地区域21在刻蚀层20上的位置与交指部12在铺线层10上的位置之间，存在相互重叠的区域。可以理解的是，在实际应用中，可以根据不同的需求在铺线层10上铺设相应的微带走线11，且在铺线层10上形成交指部12。缺陷地区域21在刻蚀层20上的镂空边缘图形可以为规则或不规则的图形，缺陷地区域21与交指部12之间的重合区域大小也可以根据需求进行设计。当铺线层10与刻蚀层20对应叠压时，缺陷地区域21与交指部12之间的重合区域可以是部分重合或者完全重合。本实施例提供的一种微带耦合器，包括：对应叠压的铺线层与刻蚀层，其中，铺线层用于铺设微带走线，且形成交指部，刻蚀层用于刻蚀缺陷地区域，由于缺陷地区域与交指部之间存在重合区域，缺陷地区域改变了刻蚀层的电场磁场分布，以及与刻蚀层对应叠压的铺线层上铺设的微带走线的分布电感和分布电容，使得微带走线具有带隙特性和慢波特性，进而增加了微带走线在单位距离下的耦合强度，为扩宽微带走线之间的距离提供了基础，实现了在保证微带耦合器耦合性能的条件下，降低了微带耦合器的生产成本。图2示出了本技术另一实施例提供的一种微带耦合器的结构示意图。本实施例是在上一实施例的基础上给出另一实施例。如图2所示，与上一实施例不同之处在于，本实施例中的微带耦合器还包括地线层30。具体地：地线层30，用于与铺线层10将刻蚀层20对应叠压在中间。在本实施例中，铺线层10、刻蚀层20以及地线层30依次对应叠压，铺线层10在最上层，刻蚀层20在中间层，地线层30位于倒数第二层，下面为底层。因此，在实际应用中，成型微带耦合器100的PCB电路板可以分为四层，当PCB电路板为四层时，微带耦合器100包括铺线层10、刻蚀层20、地线层30以及底层，位于最上层的铺线层10与中间层的刻蚀层20的叠加厚度，与地线层30和底层的叠加厚度相同。作为本实施例一种可能实现的方式，针对铺线层上的微带走线的具体铺设方式提出实施例，图3示出了本实施例提供的一种微带耦合器中微带走线的一种具体结构图。如图3所示，微带走线11包括直通线111和耦合线112。具体地：直通线111的两端(A、B)分别为微带耦合器的输入端和输出端；耦合线112的两端(C、D)分别为微带耦合器的隔离端和耦合端。在实际应用中，微带走线11的铺设中，微带耦合器的输入端A与隔离端C的位置相互远离。如图3所示，直通线111本文档来自技高网...

【技术保护点】
1.一种微带耦合器，其特征在于，所述微带耦合器包括：对应叠压的铺线层与刻蚀层；/n所述铺线层，用于铺设微带走线，且形成交指部；/n所述刻蚀层，用于刻蚀缺陷地区域；其中，所述缺陷地区域与所述交指部之间存在重合区域。/n

【技术特征摘要】
1.一种微带耦合器，其特征在于，所述微带耦合器包括：对应叠压的铺线层与刻蚀层；
所述铺线层，用于铺设微带走线，且形成交指部；
所述刻蚀层，用于刻蚀缺陷地区域；其中，所述缺陷地区域与所述交指部之间存在重合区域。


2.如权利要求1所述的微带耦合器，其特征在于，所述微带耦合器还包括：
地线层，用于与所述铺线层将所述刻蚀层对应叠压在中间。


3.如权利要求1所述的微带耦合器，其特征在于，所述微带走线包括直通线和耦合线；
所述直通线的两端分别为所述微带耦合器的输入端和输出端；
所述耦合线的两端分别为所述微带耦合器的耦合端和隔离端。


4.如权利要求3所述的微带耦合器，其特征在于，所述直通线上设有间隔均匀的第一组突起部，所述耦合线上设有间隔均匀的第二组突起部，所述第一组突起部与所述第二组突起部交错组成所述交指部。


5.如权利要求1所述的微带耦合器，其特征...

【专利技术属性】
技术研发人员：郝冠鉴，朱余浩，张亮，
申请(专利权)人：深圳市共进电子股份有限公司，
类型：新型
国别省市：广东;44