【技术实现步骤摘要】
一种带有校准的倍频电路以及控制方法
本专利技术倍频电路，尤其涉及一种带有校准的倍频电路以及控制方法。
技术介绍
模数转换器，用于模拟信号与数字信号之间的转换，有着非常广泛的应用。人们对模数转换器速度和精度的要求也不断提高，随着对于采样时钟的质量和占空比对模数转换器性能的要求也不断提高。另外，随着数字电路规模越来越大，在高速度、低电压的趋势下，电路对时钟信号的要求也越来越高。许多高速系统为了获取更大吞吐量、常采用双数据率、双采样等技术，但是为了保证系统的可靠运行，对于时钟信号的占空比也提出了严格的要求，比如时钟信号的占空比为50％是系统可靠运行的基础。时钟信号的产生一般是采用倍频电路，并通过对时钟信号的占空比进行调节，使得时钟信号的占空比时刻保持在50％，但是现有的倍频电路在对时钟信号占空比的调节一般采用手动调节，效率低下；另外，倍频电路的功耗也比较大。
技术实现思路
为了克服现有技术的不足，本专利技术的目的之一在于提供一种带有校准的倍频电路，其能够解决现有技术中倍频信号产生时倍频电路功耗大等问题。...
【技术保护点】
1.一种带有校准的倍频电路，其特征在于：包括边沿组合器、第一数字控制延迟线、第二数字控制延迟线、有限状态机、半周期鉴相器和倍频模块；/n边沿组合器的第一输入端，用于输入信号参考时钟；边沿组合器的第二输入端与第二数字控制延迟线的信号输出端连接，用于将第二数字控制延迟线输出的第二延迟信号与信号参考时钟组合生成第一时钟信号；/n边沿组合器的输出端与第一数字控制延迟线的信号输入端连接，用于将第一时钟信号输入到第一数字控制延迟线，使得第一数字控制延迟线产生第一延迟信号，并且第一延迟信号经过第二数字控制延迟线输出第二延迟信号；/n半周期鉴相器的第一输入端与第二数字控制延迟线的信号输出端...
【技术特征摘要】
1.一种带有校准的倍频电路，其特征在于：包括边沿组合器、第一数字控制延迟线、第二数字控制延迟线、有限状态机、半周期鉴相器和倍频模块；
边沿组合器的第一输入端，用于输入信号参考时钟；边沿组合器的第二输入端与第二数字控制延迟线的信号输出端连接，用于将第二数字控制延迟线输出的第二延迟信号与信号参考时钟组合生成第一时钟信号；
边沿组合器的输出端与第一数字控制延迟线的信号输入端连接，用于将第一时钟信号输入到第一数字控制延迟线，使得第一数字控制延迟线产生第一延迟信号，并且第一延迟信号经过第二数字控制延迟线输出第二延迟信号；
半周期鉴相器的第一输入端与第二数字控制延迟线的信号输出端连接，用于输入第二延迟信号；半周期鉴相器的第二输入端与边沿组合器的输出端连接，用于输入第一时钟信号；半周期鉴相器的输出端与有限状态机的输入端连接；半周期鉴相器用于将第二延迟信号和第一时钟信号比较得出的鉴相结果信号输入到有限状态机，进而使得有限状态机产生控制码，输入到第一数字控制延迟线的数字控制输入端、第二数字控制延迟线的数字控制输入端，控制第一数字控制延迟线、第二数字控制延迟线的工作状态，控制第一延迟信号延迟、第二延迟信号的延迟；
倍频模块的第一输入端与边沿组合器的输出端连接、第二输入端与第一数字控制延迟线的输出端连接，用于根据第一延迟信号和第一时钟信号产生倍频信号并输出。
2.根据权利要求1所述一种带有校准的倍频电路，其特征在于：所述半周期鉴相器为D触发器，D触发器的数据输入端与边沿组合器的输出端连接、时钟输入端与第二数字控制延迟线连接、同相输出端与有限状态机连接，用于输出鉴相结果信号。
3.根据权利要求1所述一种带有校准的倍频电路，其特征在于：当第一延迟信号与第一时钟信号的延迟为1/4时，倍频模块根据第一数延迟信号与第一时钟信号生成占空比为50％的倍频信号。
4.根据权利要求1所述一种带有校准的倍频电路，其特征在于：第一延迟信号的延迟为第一时钟信号的1/...
【专利技术属性】
技术研发人员：王明照，王日炎，严耀锋，周伶俐，邹敏瀚，
申请(专利权)人：广州润芯信息技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。