半导体装置制造方法及图纸

本发明专利技术公开了一种半导体装置，半导体装置包括一基底、一第一III‑V族化合物层、一栅极、多个以高积集度排列设置的漏极沟槽以及至少一漏极。基底具有一第一侧以及与第一侧相反的一第二侧。第一III‑V族化合物层设置在基底的第一侧。栅极设置在第一III‑V族化合物层上。各漏极沟槽自基底的第二侧朝向第一侧延伸而贯穿基底，且多个漏极沟槽规则排列设置。漏极设置在多个漏极沟槽中的至少一个中。

Semiconductor device

【技术实现步骤摘要】
半导体装置
本专利技术涉及一种半导体装置，特别涉及一种具有漏极沟槽的半导体装置。
技术介绍
III-V族化合物因为其半导体特性而可应用在形成许多种类的集成电路装置，例如高功率场效应晶体管、高频晶体管或高电子迁移率晶体管(highelectronmobilitytransistor，HEMT)。近年来，氮化镓(GaN)系列的材料因为拥有比较宽能隙与饱和速率高的特点而适合应用在高功率与高频率产品。氮化镓系列的半导体装置因为材料本身的压电效应产生二维电子气(2DEG)，其电子速度以及密度均比较高，故可用以增加切换速度。然而，随着相关半导体装置的效能要求越来越高，需须持续通过结构和/或制造工艺上的设计改变来提高晶体管的密度和/或提高半导体装置的电性表现用以满足产品需求。
技术实现思路
本专利技术提供了一种半导体装置，利用在基底的背侧设置漏极沟槽以及位于漏极沟槽中的漏极，借此达到提高晶体管密度的效果。此外，多个漏极沟槽可规则排列设置，借此提高各漏极沟槽的制造工艺均匀性，进而达到改善制造工艺合格率和/或提高整体电性表现的效果。根据本专利技术的一实施例，本专利技术提供了一种半导体装置，包括一基底、一第一III-V族化合物层、一栅极、多个以高积集度排列设置的漏极沟槽以及至少一漏极。基底具有一第一侧以及与第一侧相反的一第二侧。第一III-V族化合物层设置在基底的第一侧。栅极设置在第一III-V族化合物层上。各漏极沟槽自基底的第二侧朝向第一侧延伸而贯穿基底，且多个漏极沟槽规则排列设置。漏极设置在多个漏极沟槽中的至少一个中。附图说明图1所示为本专利技术第一实施例的半导体装置的示意图。图2所示为本专利技术一实施例的半导体装置中的漏极沟槽的排列状况示意图。图3所示为本专利技术另外一实施例的半导体装置中的漏极沟槽的排列状况示意图。图4所示为本专利技术又一实施例的半导体装置中的漏极沟槽的排列状况示意图。图5所示为本专利技术第二实施例的半导体装置的示意图。图6所示为本专利技术第三实施例的半导体装置的示意图。图7所示为本专利技术第四实施例的半导体装置的示意图。图8所示为本专利技术第五实施例的半导体装置的示意图。图9所示为本专利技术第六实施例的半导体装置的示意图。图10所示为本专利技术第七实施例的半导体装置的示意图。图11所示为本专利技术第八实施例的半导体装置的示意图。图12所示为本专利技术第九实施例的半导体装置的示意图。其中，附图标记说明如下：10基底10A第一侧10B第二侧12缓冲层14第二III-V族化合物层16第一III-V族化合物层16A第三侧16B第四侧18第三III-V族化合物层18V开口20氮化物层22栅极介电层24隔离结构30第一导电层31第二导电层32绝缘层40第七III-V族化合物层42第四III-V族化合物层44第五III-V族化合物层50第六III-V族化合物层101-109半导体装置CS1接触结构CS2背部接触结构D1第一方向D2第二方向DE漏极GE栅极P1第一部分P2第二部分P3第三部分SE源极TA晶体管单位区域TR1漏极沟槽TR2接触沟槽TR3沟槽TR4栅极沟槽。具体实施方式以下本专利技术的详细描述已披露足够的细节用以使本领域的技术人员能够实践本专利技术。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本专利技术的精神和范围的情况下，可以进行形式以及细节上的各种改变与修改。在本文中使用术语“在…上”、“在…上方”和/或“在…之上”等的含义应当以最宽方式被解读，用以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。此外，为了方便描述，可以在本文使用诸如“在…之下”、“在…下方”、“在…下”、“在…之上”、“在…上方”、“在…上”等的空间相对术语来描述如附图所示的一个组件或特征与另外一个组件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式定向(旋转90度或处在其他取向)并且同样可以相应地解释本文使用的空间相关描述词。在本文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸镀、化学气相沉积、外延生长、电镀等。在本文中对“一个实施例”、“实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都会在相关领域的技术人员的知识范围内。请参阅图1。图1所示为本专利技术第一实施例的半导体装置的示意图。如图1所示，本实施例提供了一种半导体装置101。半导体装置101包括一基底10、一第一III-V族化合物层16、一栅极GE、至少一漏极沟槽TR1以及至少一漏极DE。基底10具有一第一侧10A与一第二侧10B，而第一侧10A与第二侧10B可被视为基底10在厚度方向(例如图1中所示的第一方向D1)上互为相对和/或相反的两侧，但并不以此为限。第一III-V族化合物层16可设置在基底10的第一侧10A，而栅极GE可设置在第一III-V族化合物层16上。各漏极沟槽TR1可自基底10的第二侧10B朝向第一侧10A延伸而贯穿基底10，而漏极DE可设置在漏极沟槽TR1中。请参阅图1、图2、图3以及图4。图2所示为本专利技术一实施例的半导体装置中的漏极沟槽TR1的排列状况示意图，图3所示为本专利技术另外一实施例的半导体装置中的漏极沟槽TR1的排列状况示意图，而图4所示为本专利技术又一实施例的半导体装置中的漏极沟槽TR1的排列状况示意图。如图1与图2所示，在一些实施例中，半导体装置101可包括多个以高积集度排列设置的漏极沟槽TR1且多个漏极沟槽TR1可规则排列设置，而漏极DE可设置在多个漏极沟槽TR1中的至少一个中。举例来说，在一些实施例中，各漏极沟槽TR1可包括一条状沟槽，且多个漏极沟槽TR1可沿同一方向延伸且彼此互相平行(如图2所示状况)。此外，多个漏极DE可分别设置在对应的漏极沟槽TR1中，或者一个漏极DE可设置在多个漏极沟槽TR1中。换句话说，设置在不同漏极沟槽TR1中的漏极DE可彼此相连或彼此互相分离。此外，在一些实施例中，半导体装置101也可包括多个栅极GE，而各栅极G本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：/n一基底，具有一第一侧以及与所述第一侧相反的一第二侧；/n一第一III-V族化合物层，设置在所述基底的所述第一侧；/n一栅极，设置在所述第一III-V族化合物层上；/n多个以高积集度排列设置的漏极沟槽，其中各所述漏极沟槽自所述基底的所述第二侧朝向所述第一侧延伸而贯穿所述基底，且该多个漏极沟槽规则排列设置；以及/n至少一漏极，设置在该多个漏极沟槽中的至少一个中。/n

【技术特征摘要】
20190528 TW 1081183391.一种半导体装置，其特征在于，包括：
一基底，具有一第一侧以及与所述第一侧相反的一第二侧；
一第一III-V族化合物层，设置在所述基底的所述第一侧；
一栅极，设置在所述第一III-V族化合物层上；
多个以高积集度排列设置的漏极沟槽，其中各所述漏极沟槽自所述基底的所述第二侧朝向所述第一侧延伸而贯穿所述基底，且该多个漏极沟槽规则排列设置；以及
至少一漏极，设置在该多个漏极沟槽中的至少一个中。


2.根据权利要求1所述的半导体装置，其特征在于，各所述漏极沟槽包括一条状沟槽，且该多个漏极沟槽沿同一方向延伸且彼此互相平行。


3.根据权利要求1所述的半导体装置，其特征在于，各所述漏极沟槽包括一条状沟槽，且该多个漏极沟槽互相交错。


4.根据权利要求1所述的半导体装置，其特征在于，该多个漏极沟槽彼此分离，且至少部分的该多个漏极沟槽以一六角形方式排列。


5.根据权利要求1所述的半导体装置，其特征在于，还包括：
一接触沟槽，自所述基底的所述第二侧朝向所述第一侧延伸而贯穿所述基底；以及
一背部接触结构，设置在所述接触沟槽中，其中所述背部接触结构与所述至少一漏极电分离。


6.根据权利要求5所述的半导体装置，其特征在于，还包括：
一接触结构，设置在所述基底的所述第一侧，其中所述接触结构与所述背部接触结构电连接。


7.根据权利要求1所述的半导体装置，其特征在于，还包括：
一缓冲层，设置在所述基底与所述第一III-V族化合物层之间；
一第二III-V族化合物层，设置在所述缓冲层与所述第一III-V族化合物层之间，其中各所述漏极沟槽还贯穿所述缓冲层且部分设置在所述第二III-V族化合物层中；以及
一源极，设置在所述基底的所述第一侧，其中至少部分的所述第一III-V族化合物层位于所述源极与所述第二III-V族化合物层之间。


8.根据权利要求7所述的半导体装置，其特征在于，所述第一III-V族化合物层包括一N型轻掺杂氮化镓层，而所述第二III-V族化合物层包括一N型重掺杂氮化镓层。


9.根据权利要求7所述的半导体装置，其特征在于，还包括：
一第三III-V族化合物层，设置在所述基底的所述第一侧，其中至少部分的所述第一III-V族化合物层位于所述第三III-V族化合物层与所述第二III-V族化合物层之间。
<...

【专利技术属性】
技术研发人员：石逸群，叶顺闵，
申请(专利权)人：聚力成半导体重庆有限公司，
类型：发明
国别省市：重庆;50