高跨导低输入电容轨到轨运放制造技术

本发明专利技术公开了一种高跨导低输入电容轨到轨运放，涉及运算放大器技术领域。本发明专利技术包括NMOS管mn1～5、PMOS管mp1～7；mn2、mn3组成NMOS差分对；mp1、mp2组成PMOS差分对；mp3构成尾电流偏置；mn4、mn5组成电流镜。本发明专利技术通过在轨到轨输入的运放中，采用两级镜像运放，第一级是差分输入对，宽长比小，从第一级镜像到输出级时就进行电流倍数的放大，从而达到整个运放的等效输入跨导变大的目的，同时实现输入电容小的效果；在轨到轨输入的前提下，实现了高跨导的同时，运放的等效输入电容减小，这样对前级电路的负载就小，对前级电路的干扰就小；而且，等效输入电容小了，利于高频小信号的工作。

High transconductance and low input capacitance rail to rail operational amplifier

【技术实现步骤摘要】
高跨导低输入电容轨到轨运放
本专利技术属于运算放大器
，特别是涉及高跨导低输入电容轨到轨运放。
技术介绍
运算放大器的输入级一般要求设计成轨到轨输入的形式，而且放大电路的总跨度最好不随输入共模电压变化，因为跨度的变化会引起电路的增益、速度、噪声等特性发生变化。现有轨到轨输入的方案如附图2所示，是用一个NMOS输入的差分对和一个PMOS输入的差分对作为输入，电流镜结构作为负载的两个简单差分放大器并联形成。缺陷在于当要求大的跨导时，输入差分对的宽长比就会变大，从而导致输入管子的面积增加，等效输入的电容就会变大，对前级电路造成较大的负载电容，而且也不利于高频小信号的传输。现一种高跨导低输入电容轨到轨运放，解决在轨到轨输入的前提下，实现高的跨导和低的输入电容的问题。
技术实现思路
本专利技术的目的在于提供一种高跨导低输入电容轨到轨运放，通过在轨到轨输入的运放中，采用两级镜像运放，第一级是差分输入对，宽长比小，从第一级镜像到输出级时就进行电流倍数的放大，从而达到整个运放的等效输入跨导变大的目的，同时实现输入电容小，解决
技术介绍
中提出的问题。为解决上述技术问题，本专利技术是通过以下技术方案实现的：本专利技术为一种高跨导低输入电容轨到轨运放，包括NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5、PMOS管mp1、PMOS管mp2、PMOS管mp3、PMOS管mp4、PMOS管mp5、PMOS管mp6、PMOS管mp7；所述NMOS管mn2、NMOS管mn3组成一NMOS差分对；所述PMOS管mp1、PMOS管mp2组成一PMOS差分对；所述PMOS管mp3构成一尾电流偏置；所述NMOS管mn4、NMOS管mn5组成电流镜；电流在所述PMOS管mp5镜像到PMOS管mp4、NMOS管mn4镜像到NMOS管mn5时，进行倍数的放大，NMOS管mn2和NMOS管mn3组成的差分对宽长比小，但是在PMOS管mp5镜像到PMOS管mp4，NMOS管mn4镜像到NMOS管mn5时，进行电流倍数的放大，这样就实现了大的跨导，为了同时实现轨到轨输入，利用NMOS管mn4、NMOS管mn5这对电流镜做负载，添加上PMOS输入的差分对PMOS管mp1和PMOS管mp2和它的尾电流偏置PMOS管mp3。进一步地，所述NMOS管mn2、NMOS管mn3的栅极分别与输入电压连接，NMOS管mn2、NMOS管mn3的源极均与NMOS管mn1的漏极连接，NMOS管mn1的源极接地；所述PMOS管mp1、PMOS管mp2的栅极分别与输入电压连接，所述PMOS管mp1的漏极分别与NMOS管mn4的栅极、NMOS管mn5的栅极连接；所述NMOS管mn4的漏极与栅极短接，源极接地。进一步地，当输入低电平使所述NMOS差分对进入截止区后，PMOS管mp1、PMOS管mp2、PMOS管mp3和NMOS管mn1、NMOS管mn5形成一个简单的电流镜负载差分对单级放大器，在输入低电平时仍然工作；当输入电平使所述NMOS差分对和PMOS差分对都在饱和区时，两个放大器同时工作。进一步地，所述PMOS管mp5的漏极与栅极短接，源极接电源；所述PMOS管mp5的漏极与NMOS管mn2的漏极连接，所述PMOS管mp5的栅极与PMOS管mp4的栅极连接。进一步地，所述PMOS管mp6的漏极与栅极短接，源极接电源；所述PMOS管mp6的漏极与NMOS管mn3的漏极连接；所述PMOS管mp6的栅极与PMOS管mp7的栅极连接，所述PMOS管mp7的源极接电源。进一步地，所述NMOS管mn4的栅极与NMOS管mn5的栅极连接，所述NMOS管mn4的漏极与PMOS管mp7的漏极连接，所述NMOS管mn4的源极、NMOS管mn5的源极均接地。进一步地，所述PMOS管mp4的漏极与NMOS管mn5的漏极连接，所述PMOS管mp4的漏极、NMOS管mn5的漏极均与PMOS管mp2的漏极连接，所述PMOS管mp4的源极接电源。本专利技术具有以下有益效果：本专利技术在轨到轨输入的运放中，采用两级镜像运放，第一级是差分输入对，宽长比小，从第一级镜像到输出级时就进行电流倍数的放大，从而达到整个运放的等效输入跨导变大的目的，同时实现输入电容小的效果；在轨到轨输入的前提下，实现了高跨导的同时，运放的等效输入电容减小，这样对前级电路的负载就小，对前级电路的干扰就小；而且，等效输入电容小了，利于高频小信号的工作。当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术高跨导低输入电容轨到轨运放的结构示意图；图2为现有轨到轨输入方案的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。请参阅图1所示，本专利技术为高跨导低输入电容轨到轨运放，包括NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5、PMOS管mp1、PMOS管mp2、PMOS管mp3、PMOS管mp4、PMOS管mp5、PMOS管mp6、PMOS管mp7；NMOS管mn2、NMOS管mn3组成一NMOS差分对；PMOS管mp1、PMOS管mp2组成一PMOS差分对；PMOS管mp3构成一尾电流偏置；NMOS管mn4、NMOS管mn5组成电流镜；电流在PMOS管mp5镜像到PMOS管mp4、NMOS管mn4镜像到NMOS管mn5时，进行倍数的放大，NMOS管mn2和NMOS管mn3组成的差分对宽长比小，但是在PMOS管mp5镜像到PMOS管mp4，NMOS管mn4镜像到NMOS管mn5时，进行电流倍数的放大，这样就实现了大的跨导，为了同时实现轨到轨输入，利用NMOS管mn4、NMOS管mn5这对电流镜做负载，添加上PMOS输入的差分对PMOS管mp1和PMOS管mp2和它的尾电流偏置PMOS管mp3。其中，当输入低电平使NMOS差分对进入截止区后，PMOS管mp1、PMOS管mp2、PMOS管mp3和NMOS管mn1、NMOS管mn5形成一个简单的电流镜负载差分对单级放大器，在输入低电平时仍然工作；当输入电平使NMOS差分对和PMOS差分对都在饱和区时，两个放大器同时工作。其中如图1所示，该高跨导低输入电容轨到轨运放的连接方式具体为：NMOS管mn2、NMOS管mn3的栅极分别与输入电压连接，NMOS管mn2、NMOS管mn3的源极均与NMO本文档来自技高网...

【技术保护点】
1.高跨导低输入电容轨到轨运放，其特征在于，包括NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5、PMOS管mp1、PMOS管mp2、PMOS管mp3、PMOS管mp4、PMOS管mp5、PMOS管mp6、PMOS管mp7；/n所述NMOS管mn2、NMOS管mn3组成一NMOS差分对；/n所述PMOS管mp1、PMOS管mp2组成一PMOS差分对；/n所述PMOS管mp3构成一尾电流偏置；/n所述NMOS管mn4、NMOS管mn5组成电流镜，并利用NMOS管mn4、NMOS管mn5这对电流镜做负载；/n电流在所述PMOS管mp5镜像到PMOS管mp4、NMOS管mn4镜像到NMOS管mn5时，进行倍数的放大。/n

【技术特征摘要】
1.高跨导低输入电容轨到轨运放，其特征在于，包括NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5、PMOS管mp1、PMOS管mp2、PMOS管mp3、PMOS管mp4、PMOS管mp5、PMOS管mp6、PMOS管mp7；
所述NMOS管mn2、NMOS管mn3组成一NMOS差分对；
所述PMOS管mp1、PMOS管mp2组成一PMOS差分对；
所述PMOS管mp3构成一尾电流偏置；
所述NMOS管mn4、NMOS管mn5组成电流镜，并利用NMOS管mn4、NMOS管mn5这对电流镜做负载；
电流在所述PMOS管mp5镜像到PMOS管mp4、NMOS管mn4镜像到NMOS管mn5时，进行倍数的放大。


2.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于：
所述NMOS管mn2、NMOS管mn3的栅极分别与输入电压连接，NMOS管mn2、NMOS管mn3的源极均与NMOS管mn1的漏极连接，NMOS管mn1的源极接地；
所述PMOS管mp1、PMOS管mp2的栅极分别与输入电压连接，所述PMOS管mp1的漏极分别与NMOS管mn4的栅极、NMOS管mn5的栅极连接；
所述NMOS管mn4的漏极与栅极短接，源极接地。


3.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于：
当输入低电平使所述NMOS差分对进入截止区后，PMOS管mp1、PMOS管mp2、PMOS管mp...

【专利技术属性】
技术研发人员：刘辉，
申请(专利权)人：杭州雄迈集成电路技术有限公司，
类型：发明
国别省市：浙江;33