一种可重构的整型-浮点加法器制造技术

本发明专利技术公开一种可重构的整型‑浮点加法器，包括：使能控制模块，用于控制和切换可重构的整型‑浮点加法器的运算模式：整型模式或浮点模式；整型‑浮点转换模块，用于对输入的整型数据或浮点数据做同质化的前处理；移位对阶模块，用于在浮点运算模式下对经整型‑浮点转换模块前处理后的数据进行移位判断和移位对阶操作；可重构求和模块，用于完成经处理的整型或浮点数据的求和运算，得到初步求和结果；先导“0”计数移位器，用于在浮点运算模式下对求和的初步求和结果进行规格化处理，并输出最终结果。在面对同时处理多种类型的数据的运算需求时，有更好的通用性，同时提升了硬件分配的灵活性，从而减少版图面积，降低功耗，降低硬件成本。

A reconfigurable integer floating point adder

【技术实现步骤摘要】
一种可重构的整型-浮点加法器
本专利技术属于数字信号处理领域，特别涉及一种可重构的整型-浮点加法器。
技术介绍
在众多的计算密集型应用中，卷积神经网络作为典型的多层神经网络始终处于研究的核心地位。在深度学习芯片的研究与设计中，对于模型的准确描述往往需要多种类型的数据与算法协同完成，算数逻辑单元往往需要应对快速处理多种类型数据的挑战。通常，在数字信号处理领域，卷积等运算中会大量使用到乘加运算，即将乘法运算的结果与另外一个操作数融合相加得到最终结果，从而节省整个乘加操作的执行延迟。乘加计算的性能常常是由乘运算与加运算的执行速度决定的，所以在通用信号处理器中，加法器对芯片的性能具有重要的影响。近些年来，随着电子技术的快速发展，处理器的复杂度和集成度越来越高，加法器无论在微处理器还是在可编程逻辑器件上，都是一个很基础很关键的存在。在数字信号处理的不同领域，对加法器的要求也不尽相同；以运算所用的数据类型分类，加法器可分为定点加法器和浮点加法器。定点加法器所需的运算资源较少，但精度较低；浮点加法器所需的运算资源多，但精度高，它们各自有其应用的优势和劣势。但现有的加法器一般只支持单一的定点加法或浮点加法运算。
技术实现思路
本专利技术的目的在于提供一种可重构的整型-浮点加法器，在不断优化定点加法器性能的基础上，降低浮点加法器的资源利用。为了实现上述目的，本专利技术采用如下技术方案：一种可重构的整型-浮点加法器，包括：使能控制模块、整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器；整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器顺次连接；使能控制模块连接移位对阶模块和先导“0”计数移位器；使能控制模块，用于控制和切换可重构的整型-浮点加法器的运算模式：整型模式或浮点模式；整型-浮点转换模块，用于对输入的整型数据或浮点数据做同质化的前处理；移位对阶模块，用于在浮点运算模式下对经整型-浮点转换模块前处理后的数据进行移位判断和移位对阶操作；可重构求和模块，用于完成经处理的整型或浮点数据的求和运算，得到初步求和结果；先导“0”计数移位器，用于在浮点运算模式下对求和的初步求和结果进行规格化处理，并输出最终结果。进一步的，所述整型-浮点转换模块包括2个32位并行移位寄存器，分别与两输入端相连接。进一步的，移位对阶模块包括移位判断器与移位对阶器，移位判断器和移位对阶器均与使能控制模块相连接，其中移位判断器连接整型-浮点转换模块输出，移位对阶器连接移位判断器输出与整型-浮点转换模块输出。进一步的，移位判断器包括1个8位比较器，1个8位两输入加法器和1个8位并行移位寄存器；8位比较器连接于整型-浮点转换模块2个32位并行移位寄存器的高8位输出；8位两输入加法器连接于整型-浮点转换模块2个32位并行移位寄存器的高8位输出和8位比较器输出；8位并行移位寄存器连接于8位比较器输出、8位两输入加法器输出、整型-浮点转换模块2个32位并行移位寄存器的高8位输出。进一步的，移位对阶器包括2个24位并行移位寄存器，2个24位并行移位寄存器分别连接于移位判断器输出与整型-浮点转换模块2个32位并行移位寄存器的低24位输出。进一步的，可重构求和模块包括4个8位两输入加法器，4个8位两输入加法器间采取级联，4个8位两输入加法器分别串联于移位对阶模块的移位判断器和移位对阶器。进一步的，先导“0”模块包括26个多输入或非门、1个23位并行移位寄存器和1个8位两输入加法器；26个多输入或非门采用串并混合连接，分别与23位并行移位寄存器、8位两输入加法器串联连接；由23位并行移位寄存器、8位两输入加法器分别实现数据输出。进一步的，加数由外部输入后，使能控制信号ctrl为1时，可重构的整型-浮点加法器进行整型运算：先导“0”计数移位器对数据做整型数处理；使能控制信号ctrl为0，可重构的整型-浮点加法器进行浮点运算，先导“0”计数移位器对数据做浮点数处理。进一步的，使能控制信号ctrl为1时，输入的32位待处理整型数a、b，各被分割为4个部分，每部分8位，分别作为整型-浮点转换模块的4个8位整型加法器的输入：a[7:0]和b[7:0]输入低8位整型加法器，a[15:8]和b[15:8]输入次低8位整型加法器；a[31]a[22:16]和b[31]b[22:16]作为次高8位的输入数据，输入次高8位整型加法器；a[30:23]和b[30:23]作为高8位的输入，输入高8位的整型加法器中进行后续运算；四个8位整型加法器顺次级联，由低位8位加法器向高位8位加法器进位，最高8位加法器向外输出整个32位加法运算的最高进位Cout；4个8位加法器的运算结果拼接为32位的中间求和结果；经过移位处理将符号位前置于最高位后，得到32位整型初步求和结果；再经过先导“0”计数移位器的整型数处理，直接输出得到最终32位整型加法求和结果。进一步的，使能控制信号ctrl为1时，输入的32位待处理单精度浮点数a、b，各被分割为4个部分，每部分8位，分别作为4个8位整型加法器的输入；a[7:0]和b[7:0]输入低8位整型加法器，a[15:8]和b[15:8]输入次低8位整型加法器；a[31]a[22:16]和b[31]b[22:16]作为次高8位的输入数据，输入次高8位整型加法器，而a[30:23]和b[30:23]则作为高8位的输入，输入高8位的整型加法器中进行后续运算；浮点运算模式的逻辑如下：先由移位判断器对输入单精度浮点数的指数位进行判断，比较两指数位大小，并求得两指数位的差值；再小阶对大阶，将差值输入给尾数运算单元部分的移位对阶器，供其进行移位操作；而后对已完成对阶与移位的待处理单精度浮点数分别由4个8位加法分部进行相应运算操作，得出32位的单精度浮点数中间运算结果；而后将后置的符号位前置，输入先导“0”计数移位器；经过先导“0”计数移位器的浮点数处理，最终得到规格化的32位单精度浮点数加法求和结果。整型-浮点转换模块，根据运算模式的切换来进行数据位的换位安排，使之与4个8位整形加法器的运算资源分布相匹配；求和模块与级联模块，包括32位整型加法器，由4个8位整型加法器级联组成，并且可重构成32位单精度浮点加法器，进行对输入数据的整型求和运算，计算出每位的结果及进位情况，并且在级联的8位加法器之间进行进位传输，并且将最高位进位进行输出寄存处理，以备后续运算使用；移位判断器，在使能端给出浮点运算模式信号的情况下，对输入的两浮点数进行阶码判断，得出由于对阶而需要移位的位数；移位对阶器，在浮点运算模式下，对输入浮点数的尾码进行对阶移位操作；先导“0”计数移位器，浮点运算模式下，运算结果的尾码处理模块，确定规格化的移位位数并进行移位。进一步的的，在由使能控制器控制的浮点运算模式下，将输入的32位单精度浮点数拆分成4个8位的部分，分别进行对应的运算及处理。由于32位单精度浮点数由高到低分别本文档来自技高网...

【技术保护点】
1.一种可重构的整型-浮点加法器，其特征在于，包括：使能控制模块、整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器；/n整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器顺次连接；使能控制模块连接移位对阶模块和先导“0”计数移位器；/n使能控制模块，用于控制和切换可重构的整型-浮点加法器的运算模式：整型模式或浮点模式；/n整型-浮点转换模块，用于对输入的整型数据或浮点数据做同质化的前处理；/n移位对阶模块，用于在浮点运算模式下对经整型-浮点转换模块前处理后的数据进行移位判断和移位对阶操作；/n可重构求和模块，用于完成经处理的整型或浮点数据的求和运算，得到初步求和结果；/n先导“0”计数移位器，用于在浮点运算模式下对求和的初步求和结果进行规格化处理，并输出最终结果。/n

【技术特征摘要】
1.一种可重构的整型-浮点加法器，其特征在于，包括：使能控制模块、整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器；
整型-浮点转换模块、移位对阶模块、可重构求和模块与先导“0”计数移位器顺次连接；使能控制模块连接移位对阶模块和先导“0”计数移位器；
使能控制模块，用于控制和切换可重构的整型-浮点加法器的运算模式：整型模式或浮点模式；
整型-浮点转换模块，用于对输入的整型数据或浮点数据做同质化的前处理；
移位对阶模块，用于在浮点运算模式下对经整型-浮点转换模块前处理后的数据进行移位判断和移位对阶操作；
可重构求和模块，用于完成经处理的整型或浮点数据的求和运算，得到初步求和结果；
先导“0”计数移位器，用于在浮点运算模式下对求和的初步求和结果进行规格化处理，并输出最终结果。


2.根据权利要求1所述的一种可重构的整型-浮点加法器，其特征在于，所述整型-浮点转换模块包括2个32位并行移位寄存器，分别与两输入端相连接。


3.根据权利要求1所述的一种可重构的整型-浮点加法器，其特征在于，移位对阶模块包括移位判断器与移位对阶器，移位判断器和移位对阶器均与使能控制模块相连接，其中移位判断器连接整型-浮点转换模块输出，移位对阶器连接移位判断器输出与整型-浮点转换模块输出。


4.根据权利要求3所述的一种可重构的整型-浮点加法器，其特征在于，移位判断器包括1个8位比较器，1个8位两输入加法器和1个8位并行移位寄存器；8位比较器连接于整型-浮点转换模块2个32位并行移位寄存器的高8位输出；8位两输入加法器连接于整型-浮点转换模块2个32位并行移位寄存器的高8位输出和8位比较器输出；8位并行移位寄存器连接于8位比较器输出、8位两输入加法器输出、整型-浮点转换模块2个32位并行移位寄存器的高8位输出。


5.根据权利要求3所述的一种可重构的整型-浮点加法器，其特征在于，移位对阶器包括2个24位并行移位寄存器，2个24位并行移位寄存器分别连接于移位判断器输出与整型-浮点转换模块2个32位并行移位寄存器的低24位输出。


6.根据权利要求3所述的一种可重构的整型-浮点加法器，其特征在于，可重构求和模块包括4个8位两输入加法器，4个8位两输入加法器间采取级联，4个8位两输入加法器分别串联于移位对阶模块的移位判断器和移位对阶器。


7.根据权利要求3所述的一种可重构的整型-浮点加法器，其特征在于，先导“0”模块包括26个多输入或非门、1个23位并行移位寄存器和1个8位两输入加法器；26个多输入...

【专利技术属性】
技术研发人员：张斌，尉琦，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西;61