一种用于部件级和部件联合级的缓存一致性模拟验证方法技术

本发明专利技术涉及一种用于部件级和部件联合级的缓存一致性模拟验证方法，包括以下步骤：对核心缓存进行建模；根据核心和核外缓存一致性控制模块的接口协议，对处理器核心功能进行建模；创建核心的指令监测器模型，所述指令监测器模型用来监测核心模型与核外缓存一致性控制模块的通信情况；建立数据比对模型；创建记分板模型，所述记分板模型与所述指令监测器模型进行通信，用于接收指令监测器模型发送的消息，并根据消息类型分别进行处理以完成验证。本发明专利技术解决了因核心数变化引起的设计架构修改造成Cache一致性部件级和部件联合级验证环境重新搭建问题。

A cache consistency simulation verification method for part level and part Union level

【技术实现步骤摘要】
一种用于部件级和部件联合级的缓存一致性模拟验证方法
本专利技术涉及处理器验证
，特别是涉及一种用于部件级和部件联合级的缓存一致性模拟验证方法。
技术介绍
随着集成电路的规模和复杂度的日益增加，处理器设计越来越复杂，一个芯片上通常集成了多个处理器核心，当两个及以上的处理器核心可以对同一缓存(简称Cache)块进行读写操作，如果有一个核心修改了该数据，包含有该数据块内容的其他核心没有及时更新该数据状态的话，就会产生数据不一致的情况。Cache一致性协议就是要维护多个核心对同一可见Cache数据的一致性。Cache一致性协议是为实现共享数据访问的一致性、提供逻辑统一的共享主存访问界面所采用的机制。Cache一致性协议设计和实现的正确性不仅直接决定多核处理器功能的正确性，而且对整个处理器的规模和性能都有着至关重要的影响。因此，在芯片的设计验证过程中，要针对多核心共享Cache的设计做各种验证和测试工作。目前大多针对Cache一致性协议进行研究和验证，采用模拟验证、形式化验证、协议级建模等多种方法，验证层次单一，不能满足大规模集成电路设计中本文档来自技高网...

【技术保护点】
1.一种用于部件级和部件联合级的缓存一致性模拟验证方法，其特征在于，包括以下步骤：/n(1)对核心缓存进行建模，得到核心缓存模型，所述核心缓存模型具有符合设计的核心内缓存控制器功能，能够根据请求响应类型修改缓存块状态和存取缓存块数据；/n(2)根据核心和核外缓存一致性控制模块的接口协议，对处理器核心功能进行建模，得到核心模型，所述核心模型能够根据核心缓存模型的缓存块状态向核外缓存一致性控制模块发出合法的请求，并且能够根据收到的响应包类型改变核心缓存模型的缓存块状态，写入缓存块数据；/n(3)创建核心的指令监测器模型，所述指令监测器模型用来监测核心模型与核外缓存一致性控制模块的通信情况；/n(4...

【技术特征摘要】
1.一种用于部件级和部件联合级的缓存一致性模拟验证方法，其特征在于，包括以下步骤：
(1)对核心缓存进行建模，得到核心缓存模型，所述核心缓存模型具有符合设计的核心内缓存控制器功能，能够根据请求响应类型修改缓存块状态和存取缓存块数据；
(2)根据核心和核外缓存一致性控制模块的接口协议，对处理器核心功能进行建模，得到核心模型，所述核心模型能够根据核心缓存模型的缓存块状态向核外缓存一致性控制模块发出合法的请求，并且能够根据收到的响应包类型改变核心缓存模型的缓存块状态，写入缓存块数据；
(3)创建核心的指令监测器模型，所述指令监测器模型用来监测核心模型与核外缓存一致性控制模块的通信情况；
(4)建立数据比对模型，所述数据比对模型用于记录以核心缓存模型的缓存行地址为索引的最新数据，所述数据比对模型还与记分板模型进行通信，并根据计分板模型的数据指令对缓存行地址数据进行更新操作；
(5)创建记分板模型，所述记分板模型与所述指令监测器模型进行通信，用于接收指令监测器模型发送的消息，并根据消息类型分别进行处理以完成验证。


2.根据权利要求1所述的用于部件级和部件联合级的缓存一致性模拟验证方法，其特征在于，所述步骤(4)中数据比对模型在接收到记分板模型的写数据指令时，更新缓存行地址...

【专利技术属性】
技术研发人员：胡向东，李辉，周李庆，吴文俊，
申请(专利权)人：上海高性能集成电路设计中心，
类型：发明
国别省市：上海;31